Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống
1
/ 26 trang
THÔNG TIN TÀI LIỆU
Thông tin cơ bản
Định dạng
Số trang
26
Dung lượng
1,58 MB
Nội dung
Chương Mạch V - CHƯƠNG MẠCH TUẦN TỰ CHỐT RS ♠ Chốt RS tác động mức cao ♠ Chốt RS tác động mức thấp FLIPFLOP ♠ FF RS ♠ FF JK ♠ FF T ♠ FF D MẠCH GHI DỊCH MẠCH ĐẾM ♠ Đồng ♠ Khơng đồng ♠ Đếm vịng Trong chương trước, khảo sát loại mạch tổ hợp, mạch mà ngã phụ thuộc vào biến ngã vào mà khơng phụ thuộc vào trạng thái trước mạch Nói cách khác, loại mạch khơng có khả nhớ, chức quan trọng hệ thống logic Chương bàn loại mạch thứ hai: mạch - Mạch mạch có trạng thái ngã khơng phụ thuộc vào tổ hợp ngã vào mà phụ thuộc trạng thái ngã trước Ta nói mạch có tính nhớ Ngã Q+ mạch hàm logic biến ngã vào A, B, C ngã Q trước Q+ = f(Q,A,B,C ) - Mạch vận hành tác động xung đồng hồ chia làm loại: Đồng Không đồng Ở mạch đồng bộ, phần tử mạch chịu tác động đồng thời xung đồng hồ (CK) mạch khơng đồng khơng có điều kiện Phần tử cấu thành mạch flipflop 5.1 FLIP FLOP Mạch flipflop (FF) mạch dao động đa hài lưỡng ổn tức mạch tạo sóng vng có hai trạng thái ổn định Trạng thái FF thay đổi có xung đồng hồ tác động Một FF thường có: - Một hai ngã vào liệu, ngã vào xung CK có ngã vào với chức khác - Hai ngã ra, thường ký hiệu Q (ngã chính) Q (ngã phụ) Người ta thường dùng trạng thái ngã để trạng thái FF Nếu hai ngã có trạng thái giống ta nói FF trạng thái cấm Flipflop tạo nên từ mạch chốt (latch) Điểm khác biệt mạch chốt FF là: FF chịu tác động xung đồng hồ cịn mạch chốt khơng Người ta gọi tên FF khác cách dựa vào tên ngã vào liệu chúng Nguyễn Trung Lập CuuDuongThanCong.com KỸ THUẬT SỐ https://fb.com/tailieudientucntt Chương Mạch V - 5.1.1 Chốt RS 5.1.1.1 Chốt RS tác động mức cao: (H 5.1) chốt RS có ngã vào R S tác động mức cao (H 5.1) Các trạng thái logic mạch cho bảng 5.1: (Đối với mạch chốt khơng có tác động xung đồng hồ nên ta hiểu trạng thái trước trạng thái giả sử, trạng thái sau trạng thái mạch ổn định) R 0 0 1 S 0 1 0 Q 1 1 1 Q+ 0⎫ Tác dụng nhớ 1⎭ Q+= Q 1⎫ Đặt (Set) 1⎭ Q+=1 0⎫ Đặt lại (Reset) 0⎭ Q+=0 ⎫ Q+= Q +=0 (Cấm) ⎭ R 0 1 S 1 Q+ Q Cấm Bảng 5.1 Bảng 5.2 Từ Bảng 5.1 thu gọn lại thành Bảng 5.2 tính chất chốt RS tác động mức cao tóm tắt sau: - Khi R=S=0 (cả ngã vào không tác động), ngã không đổi trạng thái - Khi R=0 S=1 (ngã vào S tác động), chốt Set (tức đặt Q+=1) - Khi R=1 S=0 (ngã vào R tác động), chốt Reset (tức đặt lại Q+=0) - Khi R=S=1 (cả ngã vào tác động), chốt rơi vào trạng thái cấm 5.1.1.2 Chốt RS tác động mức thấp: (H 5.2) chốt RS có ngã vào R S tác động mức thấp Các trạng thái logic cho Bảng 5.3 S 0 1 (H 5.2) R 1 Q+ Cấm Q Bảng 5.3 Nguyễn Trung Lập CuuDuongThanCong.com KỸ THUẬT SỐ https://fb.com/tailieudientucntt Chương Mạch V - Để có chốt RS tác động mức cao dùng cổng NAND, người ta thêm vào cổng đảo ngã vào mạch (H 5.2) (H 5.3) (H 5.4a) ký hiệu chốt RS tác động cao (H 5.4b) chốt RS tác động thấp (a) (b) (H 5.4) 5.1.2 Flip Flop RS Trong phần đây, ta sử dụng chốt RS tác động mức cao dùng cổng NAND Khi thêm ngã vào xung CK cho chốt RS ta FF RS (H 5.5a) FF RS có ngã vào R, S xung đồng hồ CK tác động mức cao (a) (H 5.5) (b) Hoạt động FF (H 5.5a) cho Bảng thật: (Bảng 5.4) CK 1 1 Vào S x 0 1 R x 1 Ra Q+ Q Q Cấm Bảng 5.4 Để có FF RS có xung đồng hồ tác động thấp cần thêm cổng đảo cho ngã vào CK (H 5.5b) Ta có bảng thật giống Bảng 5.4, trừ ngã vào CK phải đảo lại Nguyễn Trung Lập CuuDuongThanCong.com KỸ THUẬT SỐ https://fb.com/tailieudientucntt Chương Mạch V - 5.1.2.1 Flipflop RS có ngã vào Preset Clear: Tính chất FF có trạng thái ngã mở máy Trong nhiều trường hợp, cần đặt trước ngã Q=1 Q=0, muốn thế, người ta thêm vào FF ngã vào Preset (đặt trước Q=1) Clear (Xóa Q=0), mạch có dạng (H 5.6a) (H 5.6b) ký hiệu FF RS có ngã vào Preset Clear tác động mức thấp (a) (H 5.6) (b) Thay cổng NAND cuối hai cổng NAND ngã vào, ta FF RS có ngã vào Preset (Pr) Clear (Cl) - Khi ngã Pr xuống thấp (tác động) ngã Cl lên cao ngã Q lên cao bất chấp ngã vào lại - Khi ngã Cl xuống thấp (tác động) ngã Pr lên cao ngã Q xuống thấp bất chấp ngã vào cịn lại - Ngồi ngã vào Pr Cl đưa ngã vào cổng AND, nơi đưa tín hiệu CK vào, mục đích việc làm ngã vào Pr Cl tác động mức thấp tín hiệu khóa cổng AND này, vơ hiệu hóa tác dụng xung CK Bảng thật FF RS có Preset Clear (tác động thấp) cho bảng 5.5 Pr 0 1 1 1 Cl 1 1 1 CK x x x 1 1 S R Q+ Cấm x x x x x x Q x x Q 0 1 Cấm 1 Bảng 5.5 Lưu ý: Trên bảng 5.5, dòng thứ tương ứng với trạng thái cấm hai ngã vào Pr Cl đồng thời mức tác động, cổng NAND cuối đóng, nên Q+=Q=1 5.1.2.2 Flipflop RS chủ tớ: Kết nối thành chuỗi hai FF RS với hai ngã vào xung CK hai FF có mức tác động trái ngược nhau, ta FF chủ tớ (H 5.7) Nguyễn Trung Lập CuuDuongThanCong.com KỸ THUẬT SỐ https://fb.com/tailieudientucntt Chương Mạch V - (H 5.7) Hoạt động FF giải thích sau: - Do CKS tầng tớ đảo CKM = CK tầng chủ nên CK=1, tầng chủ giao hốn tầng tớ ngưng Trong khoảng thời gian này, liệu từ ngã vào R S đưa ổn định ngã R’ S’ tầng chủ, thời điểm xung CK xuống thấp, R’ S’ truyền đến ngã Q Q (H 5.8) (H 5.8) - Đối với trường hợp R = S =1 CK=1 R’= S’ =1, CK xuống thấp hai ngã xuống thấp, mạch khỏi trạng thái cấm, S’ hay R’ xuống thấp trước khơng đốn trước nên mạch rơi vào trạng thái bất định, nghĩa Q+ =1 =0, khác với Q + Ta có bảng thật: S R CK Q+ Q 0 ↓ 0 ↓ 1 1 ↓ Bất định ↓ Bảng 5.6 Tóm lại, FF RS chủ tớ thoát khỏi trạng thái cấm rơi vào trạng thái bất định, đồng thời ta FF có ngã vào xung đồng hồ tác động cạnh xuống tín hiệu CK Để có FF RS có ngã vào xung đồng hồ tác động cạnh lên tín hiệu CK ta dời cổng NOT đến ngã vào FF chủ cho tín hiệu CK vào thẳng FF tớ Mặc dù thoát khỏi trạng thái cấm FF RS chủ tớ cịn trạng thái bất định nên người ta sử dụng FF RS trường hợp R=S 5.1.3 Flipflop JK FF JK tạo từ FF RS theo sơ đồ (H 5.9a) Nguyễn Trung Lập CuuDuongThanCong.com KỸ THUẬT SỐ https://fb.com/tailieudientucntt Chương Mạch V - (a) (H 5.9) (b) (H 5.9b) ký hiệu FF JK có ngã vào Pr Cl tác động thấp Bảng thật 5.7 (Để đơn giản, ta bỏ qua ngã vào Pr Cl) J K Q S=J Q 0 0 R=KQ CK Q+ J K CK Q+ 1 Q 1 0 0 0 1 0 ↓ ↓ ↓ ↓ Q Q Q=0 0 1 1 ↓ ↓ ↓ ↓ Q Q 1 1 0 1 1 1 1 0 0 ↓ ↓ ↓ ↓ Q=1 Bảng 5.8 Bảng 5.7 Bảng 5.8 bảng rút gọn, suy từ bảng 5.7 Kết từ bảng 5.8 cho thấy: FF JK thoát khỏi trạng thái cấm thay vào trạng thái đảo (khi J=K=1 Q+= Q ) Người ta lợi dụng trạng thái đảo để thiết kế mạch đếm 5.1.4 FlipFlop D Thiết kế từ FF RS (hoặc JK) cách nối cổng đảo từ S qua R (hoặc từ J qua K) Dữ liệu đưa vào ngã S (J) mà gọi ngã vào D (H 5.10a&b) bảng 5.9 cho thấy trạng thái FF, cụ thể có xung CK tác động liệu từ ngã vào xuất ngã (a) D (b) (H 5.10) CK Q+ ↓ ↓ Bảng 5.9 (c) T CK Q+ ↓ ↓ Q Q Bảng 5.10 5.1.5 FlipFlop T Nối chung hai ngã vào J K FF JK ta FF T (H 5.10c) Tính chất FF T thể bảng thật 5.10: - Khi T=0, FF khơng đổi trạng thái dù có tác động CK - Khi T=1, FF đổi trạng thái lần có xung CK tác động Nguyễn Trung Lập CuuDuongThanCong.com KỸ THUẬT SỐ https://fb.com/tailieudientucntt Chương Mạch V - 5.1.6 Mạch chốt D Mạch chốt D hoạt động giống FF D, khác điểm ngã vào xung đồng hồ CK thay ngã vào cho phép G, tác động mức không cạnh (H 5.11) Bảng 5.11 (H 5.11) Bảng 5.11 5.2 MẠCH GHI DỊCH 5.2.1 Sơ đồ nguyên tắc vận chuyển (H 5.12) (H 5.12) (H 5.12) sơ đồ mạch ghi dịch bit đơn giản, mạch gồm FF D nối thành chuỗi (ngã Q FF trước nối vào ngã vào D FF sau) ngã vào CK nối chung lại (các FF chịu tác động đồng thời) Mạch ghi dịch có khả dịch phải Ngã vào DA FF gọi ngã vào liệu nối tiếp, ngã QA, QB, QC, QD ngã song song, ngã FF cuối (FF D) ngã nối tiếp Trước cho mạch hoạt động, tác dụng xung xóa vào ngã vào Cl (đưa chân Cl nối chung xuống thấp lên cao) để ngã QA = QB = QC = QD = Cho liệu vào DA, sau xung đồng hồ, liệu từ tầng trước truyền qua tầng sau (Giả sử DA chuỗi liệu gồm bit cao, bit thấp cao thấp), trạng thái ngã FF cho Bảng 5.12 Cl 1 1 1 Vào CK x ↓ ↓ ↓ ↓ ↓ ↓ ↓ DA x 1 0 QA 1 0 Ra QB 0 1 0 QC 0 1 0 QD 0 0 1 Bảng 5.12 Các mạch ghi dịch phân loại tùy vào số bit (số FF), chiều dịch (phải/trái), ngã vào/ra (nối tiếp/song song) Nguyễn Trung Lập CuuDuongThanCong.com KỸ THUẬT SỐ https://fb.com/tailieudientucntt Chương Mạch V - Để có mạch dịch trái, liệu nối tiếp đưa vào ngã vào D FF cuối ngã FF sau nối ngược trở lại ngã vào FF trước (H 5.13) (H 5.13) Cho liệu nối tiếp vào ngã vào D FF 4, sau xung đồng hồ, liệu truyền từ tầng sau tầng trước Giả sử chuỗi liệu giống trên, trạng thái ngã FF cho bảng 5.13 Cl 1 1 1 Vào CK x ↓ ↓ ↓ ↓ ↓ ↓ ↓ Ra D4 x 1 0 Q1 0 0 1 Q2 0 1 0 Q3 0 1 0 Q4 1 0 Bảng 5.13 5.2.2 Vài IC ghi dịch tiêu biểu Trên thị trường có nhiều loại IC ghi dịch, có đầy đủ chức dịch phải trái, vào/ra nối tiếp, song song Sau đây, khảo sát IC tiêu biểu: - IC 74164: dịch phải bit; - IC 7495: bit , dịch phải, trái, vào/ra nối tiếp/song song 5.2.2.1 IC 74164: (H 5.14) MR : Master Reset, chân Clear mạch, tác động thấp CP: Clock pulse, ngã vào xung đồng hồ tác động cạnh lên Nguyễn Trung Lập CuuDuongThanCong.com KỸ THUẬT SỐ https://fb.com/tailieudientucntt Chương Mạch V - 5.2.2.2 IC 7495: Ý nghĩa chân: (H 5.15) S: Mode control input Ds: Serial Data input P0 - P3 : Parrallel data inputs CP1 : Serial Clock CP2 : Parrallel clock Q0 - Q3 : Parrallel outputs Dươi bước thao tác để thực chức IC Nạp liệu song song - Chuẩn bị liệu ngã vào P0 - P3 - Cho S = 1, liệu đưa vào ngã vào FF, CP1 bị khóa, CP2 ngã vào CK, liệu xuất ngã Q0 - Q3 có cạnh xuống CK Dịch phải - Sau nạp liệu song song - Chuẩn bị liệu nối tiếp - Cho S = - Đưa liệu nối tiếp vào ngã vào Ds, CP2 bị khóa, CP1 ngã vào CK, CK tác động, liệu dịch phải bit ngã Q0 - Q3 Dịch trái - Nối ngã FF sau vào ngã vào song song FF trước - P3 ngã vào nối tiếp - S = để cách ly ngã FF trước với ngã vào FF sau - CP2 ngã vào xung CK, liệu dịch trái ứng với cạnh xuống CK Lưu ý: Mặc dù có ngã vào cho xung CK sử dụng chúng thường nối chung lại, lý ứng với trạng thái tín hiệu điều khiển S có hai cổng AND mở tín hiệu CK qua 5.2.3 Ứng dụng ghi dịch Ghi dịch có nhiều ứng dụng: - Một số nhị phân dịch trái bit, giá trị nhân lên gấp đôi chia hai dịch phải bit Thí dụ số 1010.00 = 1010 dịch trái thành 10100.0 = 2010 dịch phải thành 101.000 = 510 Nguyễn Trung Lập CuuDuongThanCong.com KỸ THUẬT SỐ https://fb.com/tailieudientucntt Chương Mạch V - 10 - Trong máy tính ghi (tên thường gọi mạch ghi dịch) nơi lưu tạm liệu để thực phép tính, lệnh quay, dịch - Ngoài ra, mạch ghi dịch ứng dụng khác như: tạo mạch đếm vòng, biến đổi liệu nối tiếp ↔ song song, dùng thiết kế mạch đèn trang trí, quang báo 5.3 MẠCH ĐẾM Lợi dụng tính đảo trạng thái FF JK J=K=1, người ta thực mạch đếm Chức mạch đếm đếm số xung CK đưa vào ngã vào thể số trạng thái có ngã Nếu xét khía cạnh tần số tín hiệu mạch đếm có chức chia tần, nghĩa tần số tín hiệu ngã kết phép chia tần số tín hiệu CK ngã vào cho số đếm mạch Ta có loại: mạch đếm đồng bộ, khơng đồng đếm vòng 5.3.1 Mạch đếm đồng Trong mạch đếm đồng FF chịu tác động đồng thời xung đếm CK 5.3.1.1 Mạch đếm đồng n tầng, đếm lên Để thiết kế mạch đếm đồng n tầng (lấy thí dụ n=4), trước tiên lập bảng trạng thái, quan sát bảng trạng thái suy cách mắc ngã vào JK FF cho mạch giao hoán tạo ngã bảng lập Giả sử ta dùng FF tác động cạnh xuống xung CK (Thật ra, kết thiết kế không phụ thuộc vào chiều tác động xung CK, nhiên điều phải thể mạch nên ta cần lưu ý) Với FF mạch đếm 24=16 trạng thái số đếm từ đến 15 Ta có bảng trạng thái: Ck QD QC QB QA Số đếm Xóa 1↓ 2↓ 3↓ 4↓ 5↓ 6↓ 7↓ 8↓ 9↓ 10↓ 11↓ 12↓ 13↓ 14↓ 15↓ 16↓ 0 0 0 0√ 1 1 1 1√ 0 0 0√ 1 1√ 0 0√ 1 1√ 0 0√ 1√ 0√ 1√ 0√ 1√ 0√ 1√ 0 1 1 1 1 0 10 11 12 13 14 15 Bảng 5.14 Nhận thấy: Nguyễn Trung Lập CuuDuongThanCong.com KỸ THUẬT SỐ https://fb.com/tailieudientucntt Chương Mạch V - 12 TD = JD = KD = Q A Q B Q C = TC Q C Ta kết (H 5.17) (H 5.17) 5.3.1.3 Mạch đếm đồng n tầng, đếm lên/ xuống Để có mạch đếm n tầng, đếm lên xuống ta dùng đa hợp 2→1 có ngã vào điều khiển C để chọn Q Q đưa vào tầng sau qua cổng AND Trong mạch (H 5.18) C=1 mạch đếm lên C=0 mạch đếm xuống (H 5.18) 5.3.1.4 Tần số hoạt động lớn mạch đếm đồng n tầng: Trong mạch (H 5.16) ta cần cổng AND Trong trường hợp tổng quát cho n tầng, số cổng AND (n-2) thời gian tối thiểu để tín hiệu truyền qua mạch là: Tmin = TPFF + TP.AND(n-2) Tần số cực đại xác định bởi: f max = 1 = T t PFF + (n − 2)T PAND Để gia tăng tần số làm việc mạch, thay dùng cổng AND ngã vào ta phải dùng cổng AND nhiều ngã vào mắc theo kiểu: TA = JA = KA = TB = JB = KB = QA TC = JC = KC = QA.QB TD = JD = KD = QA.QB.QC Như tần số làm việc không phụ thuộc vào n bằng: f max = T PFF + T PAND Nguyễn Trung Lập CuuDuongThanCong.com KỸ THUẬT SỐ https://fb.com/tailieudientucntt Chương Mạch V - 13 5.3.1.5 Mạch đếm đồng Modulo - N (N ≠ 2n) Để thiết kế mạch đếm modulo - N, trước ta phải chọn số tầng Số tầng n phải thỏa điều kiện: 2n-1 < N < 2n Thí dụ thiết kế mạch đếm 10 (N = 10) 24-1 < 10 < 24 Vậy số tầng Có nhiều phương pháp thiết kế mạch đếm đồng modulo-N Sau ta khảo sát hai phương pháp : dùng hàm Chuyển MARCUS Phương pháp dùng hàm Chuyển (Transfer function) Hàm Chuyển hàm cho thấy có thay đổi trạng thái FF Mỗi loại FF có hàm Chuyển riêng Hàm Chuyển định nghĩa sau: hàm có trị có thay đổi trạng thái FF (Q+ ≠ Q) trị trạng thái FF không đổi (Q+ = Q) Chúng ta thiết kế mạch đếm dùng FF JK ta xác định hàm Chuyển loại FF Bảng trạng thái FF JK (Bảng 5.16) CK ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ J K Q Q+ H 0 0 1 0 0 1 0 1 0 1 1 1 1 1 1 Bảng 5.16 Dùng Bảng Karnaugh ta suy biểu thức H: H = JQ + KQ Để thiết kế mạch đếm cụ thể ta xác định hàm H cho FF mạch, so sánh với biểu thức hàm H suy J, K FF Dưới thí dụ Thiết kế mạch đếm 10 đồng dùng FF JK Bảng trạng thái mạch đếm 10 giá trị hàm H tương ứng: CK QD QC QB QA QD QC QB QA + + + + 1↓ 2↓ 3↓ 4↓ 5↓ 6↓ 7↓ 8↓ 0 0 0 0 0 0 1 1 0 1 0 1 1 1 0 0 0 0 1 1 0 1 0 1 1 1 HD HC HB HA 0 0 0 0 0 1 1 1 1 1 1 Nguyễn Trung Lập CuuDuongThanCong.com KỸ THUẬT SỐ https://fb.com/tailieudientucntt Chương Mạch V - 14 9↓ 10↓ 1 0 0 1 0 0 0 0 0 1 Bảng 5.17 Từ bảng 5.17, ta thấy: HA = 1= QA + QA ⇒ JA = KA = Để xác định HB, HC HD ta phải vẽ bảng Karnaugh H B = QD QA QB + QD QA QB ⇒ JB = K B = Q D Q A H C = Q BQ A Q C + Q BQ A Q C H D = Q C Q BQ A Q D + Q A Q D ⇒ JD = Q C Q BQ A , K D = Q A ⇒ JC = K C = Q BQ A (H 5.19) Ghi chú: Trong kết hàm H ta muốn có chứa Q Q tương ứng để suy trị J K nên ta chia bảng Karnaugh làm phần chứa Q Q nhóm riêng phần Từ kết này, ta vẽ mạch (H 5.20) (H 5.20) Bây ta kiểm tra xem lý đó, số đếm rơi vào trạng thái không sử dụng (tương ứng với số từ 10 đến 15) có xung đồng hồ trạng thái ? Mạch có quay để đếm tiếp ? Áp dụng hàm chuyển có được, ứng với trạng thái Q FF tổ hợp khơng sử dụng, ta tìm trị H tương ứng suy Q+, ta bảng kết sau: CK QD QC QB QA HD HC HB HA QD + + + + ↓ ↓ ↓ ↓ ↓ ↓ 1 1 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 1 0 1 1 1 0 1 1 QC Nguyễn Trung Lập CuuDuongThanCong.com QB QA KỸ THUẬT SỐ https://fb.com/tailieudientucntt Chương Mạch V - 15 Bảng 5.18 Từ bảng kết ta có kết luận: - Khi ngã rơi vào trạng thái 1010 (1010), nhảy tiếp vào trạng thái 1110 (1011) sau nhảy 610 (0110) (Dịng 2) - Khi ngã rơi vào trạng thái 1210 (1100), nhảy tiếp vào trạng thái 1310 (11 01) sau nhảy 410 (0100) (Dịng 4) - Khi ngã rơi vào trạng thái 1410 (1110), nhảy tiếp vào trạng thái 1510 (1111) sau nhảy 210 (0010) (Dịng 6) Tóm lại, có cố xảy làm cho số đếm rơi vào trạng thái khơng sử dụng sau số đếm tự động quay số đếm từ đến tiếp tục đếm bình thường Phương pháp MARCUS Phương pháp MARCUS cho phép xác định biểu thức J K dựa vào thay đổi Q+ so với Q Từ bảng trạng thái FF JK (Bảng 5.7) ta viết lại Bảng 5.19: Q 0 1 Q+ 1 J x x K x x Bảng 5.19 Để thiết kế mạch, ta so sánh Q+ Q để có bảng thật cho J, K FF, sau xác định J K Thí dụ thiết kế lại mạch đếm 10 phương pháp MARCUS Bảng thật cho J, K FF CK 1↓ 2↓ 3↓ 4↓ 5↓ 6↓ 7↓ 8↓ 9↓ 10↓ QD 0 0 0 0 1 QC 0 0 1 1 0 QB 0 1 0 1 0 QA 1 1 JD 0 0 0 x x KD x x x x x x x x JC 0 x x x x 0 KC x x x x 0 x x JB x x x x 0 KB x x x x x x JA x x x x x KA x x x x x Bảng 5.20 Ghi chú: Trong bảng 5.20, khơng có cột cho Q+, nhiên ta thấy dịng bên Q+ dịng bên trên, kết có từ so sánh dịng dịng Ta thấy JA = KA = Dùng bảng Karnaugh để xác định hàm lại Nhận thấy FF B C xác định chung cho J K (cùng vị trí x), FF D xác định J K riêng Nguyễn Trung Lập CuuDuongThanCong.com KỸ THUẬT SỐ https://fb.com/tailieudientucntt Chương Mạch V - 16 JB = K B = Q D Q A JC=KC=QB.QA JD=QC.QB.QA (H 5.21) Ta lại kết Trên thị trường có nhiều IC đếm: - bit BCD: 74160, 74162, 74190, 74192, 4192, 4510, 4518 - bit nhị phân: 74161, 74163, 74191, 74193, 4193, 4516, 4520 - bit nhị phân: 74269, 74579, 74779 KD=QA 5.3.2 Mạch đếm không đồng Là mạch đếm mà FF không chịu tác động đồng thời xung CK Khi thiết kế mạch đếm không đồng ta phải quan tâm tới chiều tác động xung đồng hồ CK 5.3.2.1 Mạch đếm không đồng bộ, n tầng, đếm lên (n=4): Từ bảng trạng thái 5.14 mạch đếm bit, ta thấy dùng FF JK tác động cạnh xuống xung đồng hồ lấy ngã tầng trước làm xung đồng hồ CK cho tầng sau, với điều kiện ngã vào JK FF đưa lên mức cao Ta mạch đếm khơng đồng bộ, bít, đếm lên (H 5.22) (H 5.22) (H 5.23) dạng tín hiệu xung CK ngã FF Nguyễn Trung Lập CuuDuongThanCong.com KỸ THUẬT SỐ https://fb.com/tailieudientucntt Chương Mạch V - 17 (H 5.23) Tổ hợp số tạo ngã FF D, C, B, A số nhị phân từ đến 15 5.3.2.2 Mạch đếm không đồng bộ, n tầng, đếm xuống (n=4): Để có mạch đếm xuống ta nối Q (thay Q) tầng trước vào ngã vào CK tầng sau (H 5.24) mạch đếm xuống tầng Dạng sóng ngã FF số đếm tương ứng cho (H 5.25) (H 5.24) (H 5.25) Quan sát tín hiệu Flipflop ta thấy sau FF tần số tín hiệu giảm nửa, nghĩa là: f fQ A = CK Nguyễn Trung Lập CuuDuongThanCong.com KỸ THUẬT SỐ https://fb.com/tailieudientucntt Chương Mạch V - 18 fQ A fCK fCK = 22 fQ A f f fQ C = = CK3 = CK fQ A f f fQ D = = CK4 = CK 16 Như xét khía cạnh tần số, ta gọi mạch đếm mạch chia tần fQ B = = 5.3.2.3 Mạch đếm không đồng bộ, n tầng, đếm lên, xuống (n=4): Để có mạch đếm lên đếm xuống người ta dùng mạch đa hợp 2→1 với ngã vào điều khiển C chung để chọn Q Q tầng trước nối vào CK tầng sau tùy theo yêu cầu cách đếm Trong (H 5.26) , C =1, Q nối vào CK , mạch đếm lên C = 0, Q nối vào CK , mạch đếm xuống c = : đếm xuống c = : đếm lên (H 5.26) Trên thực tế , để đơn giản, ta thay đa hợp 2→1 cổng EX-OR, ngã điều khiển C nối vào ngã vào cổng EX-OR, ngã vào lại nối với ngã Q FF ngã cổng EX-OR nối vào ngã vào CK FF sau, mạch đếm lên/xuống tùy vào C=0 hay C=1 c = : đếm xuống c = : đếm lên (H 5.27) 5.3.2.4 Mạch đếm không đồng modulo - N (N=10) Kiểu Reset: Để thiết kế mạch đếm kiểu Reset, trước người ta lập bảng trạng thái cho số đếm (Bảng 5.21) Nguyễn Trung Lập CuuDuongThanCong.com KỸ THUẬT SỐ https://fb.com/tailieudientucntt Chương Mạch V - 19 Quan sát bảng 5.21 ta thấy xung thứ 10, theo cách đếm tầng QD QB phải lên Lợi dụng hai trạng thái ta dùng cổng NAND ngã vào để đưa tín hiệu xóa FF, ta mạch đếm (H 5.28) Số xung CK vào Số QD Xóa 10 0 0 0 0 1 0(1) Nhị QC Phân QB 0 0 1 0 1 1 1 0 0 0(1) Bảng 5.21 Ra QA Số thập phân tương ứng 1 1 0 10 (H 5.28) Mạch đếm kiểu Reset có khuyết điểm như: - Có trạng thái trung gian trước đạt số đếm cuối - Ngã vào Cl khơng dùng cho chức xóa ban đầu Kiểu Preset: Trong kiểu Preset ngã vào FF đặt trước để mạch đếm đến trạng thái thứ N tất FF tự động quay không Để thiết kế mạch đếm không đồng kiểu Preset, thường người ta làm sau: - Phân tích số đếm N = 2n.N’ (N’