HỌ VI ĐIỀU KHIỂN AVR AT90S8535

Tài liệu tham khảo cho môn Vi xử lý Các hệ vi xử lý thế hệ mới CHƯƠNG 2. HỌ VI ĐIỀU KHIỂN AVR AT90S8535 2.1 Các đặc tính AVR -Cấu trúc RISC(reduced instruction set computer:máy tính dùng tập lệnh rút gọn) hiệu năng cao- nguồn điện thấp • 118 lệnh mạnh mẽ -Đa số thực hiện theo đồng hồ chu kỳ đơn • 32 x 8 thanh ghi làm việc chế độ đa dụng • Lên tới 8 triệu lệnh mỗi giây thông lượng 8 MHZ • 8k bytes trong hệ thống có thể chương trình hoá một cách nhanh chóng • Bộ giao diện nối tiếp SPI trong hệ thống lập trình • Kh ả năng chịu đựng : 1,000 viết/xoá bỏ những chu trình • 512 Bytes EEPROM • Khả năng chịu đựng : 100,000 viết/xoá bỏ những chu trình • 512 Bytes SRAM bên trong • Soạn chương trình khoá cho các phần mềm an toàn • 8 kênh, 10 bit ADC(Analog – to digital conversion:chuyển đổi tín hiệu tương tự sang tín hiệu số) • Có thể chương trình hoá hệ thống UART • Bộ giao diện nối tiếp SPI chủ/khách • Hai thiết bị tính giờ/máy đếm 8 - bit cùng với máy đếm và chế độ so sánh riêng biệt • Một thiết bị tính giờ/máy đếm 16 – bit cùng với máy đếm, chế độ so sánh và sự giành được riêng biệt và đôi 8-, 9-,10- bit PWM • Người kiểm soát thiết bị tính giờ có thể lập trình với việc bật bộ dao động chíp • Máy so sánh tương tự trên chíp • Mạch xác lập lại nguồn điện • Đồng hồ thời gian thực(RTC) cùng với bộ dao động và kiểu máy đếm riêng biệt • Các nguồn ngắt bên trong và bên ngoài • Ba chế độ ngủ(tĩnh) : chế độ nhàn rỗi, chế độ tiết kiệm điện, chế độ ngắt điện. Bộ môn Công nghệ điều khiển tự động Khoa CNTT - ĐHTN 57 Tài liệu tham khảo cho môn Vi xử lý Các hệ vi xử lý thế hệ mới Tiêu thụ điện ở 4 MHz, 3V, 20°C -Hoạt động : 6.4 mA -Chế độ nhàn rỗi: 1.9 mA -Chế độ ngắt điện: <1 µA Vào/Ra và các gói -32 đường vào ra có thể lập trình được -40-bước(răng ren) PDIP, 44- bước(răng ren) PLCC, 44- bước(răng ren) TQFP, và 44-giỏ(Đ ơn v ị đo l ường) MLF Điện áp hoạt động - VCC: 4.0 - 6.0V AT90S8535 - VCC: 2.7 - 6.0V AT90LS8535 Các mức tốc độ - 0 - 8 MHz cho AT90S8535 - 0 - 4 MHz cho AT90LS8535 Những cấu hình chân Bộ môn Công nghệ điều khiển tự động Khoa CNTT - ĐHTN 58 Tài liệu tham khảo cho môn Vi xử lý Các hệ vi xử lý thế hệ mới môn Công nghệ điều khiển tự động Khoa CNTT - ĐHTN 59 2.2. Phần mô tả AT90S8535 là một chip CMOS vi điều khiển 8 – bit công suất nhỏ dựa trên cấu trúc của AVR RISC. Bằng việc thực hiện mạnh mẽ các lệnh trong một chu kỳ đồng hồ đơn, AT90S8535 đạt được thông lượng gần 1 triệu lệnh/giây cho mỗi MHZ cho phép trình thiết kế tối ưu hoá Lõi AVR kết hợp với một lệnh thiết lập với 32 thanh ghi đa năng đang làm việc. Tất c ả 32 thanh ghi được nối trực tiếp tới bộ số học logic (ALU), cho phép hai thanh ghi độc lập được truy cập trong một lệnh đơn được thực hiện trong một chu kỳ đồng hồ.Kết quả cấu trúc là nhiều mã hiệu quả hơn trong khi dạt được lưu lượng lên tới mười lần nhanh hơn CISC microcontrollers. AT90S8535 cung cấp những đặc tính sau:8KB cho hệ thống lập trình tia sáng, 512Byte EEPROM, 512Byte SRAM, 32 chân vào ra đa năng, 32 thanh ghi đa nă ng đang làm việc, đồng hồ thời gian thực, (RTC), ba thiết bị giờ/máy linh hoạt với cách thức so sánh, những ngắt ngoài và bên trong một UART tuần tự lập trình được, 8 kênh, 10 bit ADC thiết bị bấm giờ lập trình được với bộ giao động bên trong,một cổng SPI nối tiếp và ba phần mềm có thể chọn được chế độ tiết Hình 2.1. Sơ đồ chân AT90S8535 Bộ Tài liệu tham khảo cho môn Vi xử lý Các hệ vi xử lý thế hệ mới kiệm điện. Chế độ nhàn rỗi dừng CPU trong khi cho phép SRAM, thiết bị tính giờ/máy đếm, hệ thống cổng và ngắt tiếp tục được hoạt động. Chế độ ngắt điện cất giữ nội dung thanh ghi nhưng làm treo máy tạo dao động, vô hiệu hoá tất cả các chức năng khác của chíp cho tới khi ngắt tiếp hoặc phần cứng thiết lập lại.Trong chế độ tắ t điện , máy tạo dao động tính giờ tiếp tục để chạy, cho phép người sử dụng bảo vệ thiết bị tính giờ căn bản trong khi các phần còn lại của thiết bị đang dừng ở giữa chừng. Thiết bị được sản xuất đang sử dụng mật độ cao bộ nhớ công nghệ không linh hoạt . ISP trong chip Flash cho phép bộ nhớ chương trình được chương trình hoá trong h ệ thống qua một mạch ghép nối tiếp SPI hoặc bởi kí ức lập trình viên không linh hoạt. Bằng việc kết hợp một CPU có tệp thu gọn 8 –bit cùng với hệ thống lập trình được Flash hoá trên một chip đơn. AT90S8535 Atmel là một vi điều khiển mạnh mà cung cấp một giải pháp có tính linh hoạt cao và chi phí hợp lí tới nhiều điều khiển nhúng. AVR AT90S8535 được hỗ trợ với một bộ đầy đủ ch ương trình và những công cụ phát triển hệ thống . Bao gồm : Những người biên tập C, những chương trình hợp ngữ vĩ mô, những trình gỡ rối/những sự mô phỏng, sự mô phỏng trong mạch và sự đánh giá các dụng cụ. Mô tả chân VCC Cung cấp Điện áp Số GND Tiếp đất số Port A (PA7 PA0) Cổng A là một cổng vào ra có hướng 8-bit. Những chốt cổng có thể cung cấp một điện trở trong quá tải (được chọn cho mỗi bit). Cổng A bộ đệm đầu ra có thể hụt 20 mA và có thể trực tiếp điều khiển hiỉen thị đèn LED. Khi các chốt từ PA0 đến PA7 được sử dụng như những dữ liệu vào thì ngoài được kéo thấp, chúng sẽ là dòng điện nguồn nế u điện trở trong quá tải lên được hoạt động .Cổng A cũng đáp ứng như những dữ liệu vào tương tự đến bộ biến đổi A/D. Các chốt cổng A là ba trạng thái khi một điều kiện thiết lập lại được hoạt động , thậm chí nếu đồng hồ không phải đang chạy. Port B (PB7 PB0) Cổng B là một cổng vào ra có hướng 8-bit cùng với điện trở trong tăng vọt. Cổng B bộ đệm đầu ra có thể hụt 20 mA. Như những dữ liệu vào, các chốt cổng B những cái mà ngoài được kéo thấp sẽ là nguồn điện nếu như điện trở quá tải được hoạt động. Cổng B cũng phục vụ cho các chức năng của những đặc tính đặc biệ t khác của AT90S8535 như đã được liệt kê ở trang 78. Các chốt cổng B là ba trạng thái khi một điều kiện thiết lập lại được hoạt động , thậm chí nếu đồng hồ không phải đang chạy. Bộ môn Công nghệ điều khiển tự động Khoa CNTT - ĐHTN 60 Tài liệu tham khảo cho môn Vi xử lý Các hệ vi xử lý thế hệ mới Port C (PC7 PC0) Cổng C những bộ đệm đầu ra có thể hụt 20 mA. Như những dữ liệu vào, các chốt cổng C những cái mà ngoài được kéo thấp sẽ là nguồn điện nếu như điện trở quá tải được hoạt động. Hai chốt cổng C có thể như sự lựa chọn được sử dụng như máy tạo dao động cho thiết bị tính giờ/máy đếm2. Các chốt cổng C là ba trạng thái khi m ột điều kiện thiết lập lại được hoạt động , thậm chí nếu đồng hồ không phải đang chạy. Port D (PD7 PD0) Cổng D là một cổng vào ra có hướng 8-bit cùng với điện trở trong quá tải. Cổng B bộ đệm đầu ra có thể hụt 20 mA. Như những dữ liệu vào, các chốt cổng B những cái mà ngoài được kéo thấp sẽ là nguồn điện nếu như điện trở quá tải được hoạt động. Cổng D cũng phục vụ cho các chức năng của những đặc tính đặc biệt khác củ a AT90S8535 như đã được liệt kê ở trang 86. Các chốt cổng D là ba trạng thái khi một điều kiện thiết lập lại được hoạt động , thậm chí nếu đồng hồ không phải đang chạy. Reset dữ liệu đầu vào.Một thiết lập bên ngoài được sinh ra bởi một mức thấp trên chốt ESET. Thiết lập lại xung dài hơn 50 ns sẽ sinh ra một reset, dù đồng hồ không phải đang chạy. Các xung ngắn hơn không được bảo đảm phát sinh ra một reset. XTAL1 Dữ liệu tới máy khuếch đại bộ dao động đảo và dữ liệu mạch điều hành bên trong đồng hồ. XTAL2 Dữ liệu ra từ máy khuếch đại bộ dao động đảo AVCC là chốt cung cấp điện áp cho cổng A và bộ biến đổi tương tự/số. Nếu ADC không được sử dụng, chốt này phải được kết nối tới VCC. Nếu ADC được sử dụng, chốt này phải được kết nối tới VCC qua một bộ lọc thông thấp. Xem trang 68 những thao tác chi tiết trên ADC. AREF la sự đối chiế u dữ liệu vào tương tự cho bộ biến đổi tương tự/số. Để ADC hoạt động, một điện áp trong phạm vi 2V phải được ứng dụng vào chốt này. AGND Tiếp đất số. Nếu bản mạch có một mắt đáy tương tự riêng biệt, chốt này nên được kết nối tới mặt đáy. Cách khác thì kết nối tới GND. Bộ dao động tinh thể XTAL1 và XTAL2 là dữ liệu đầu vào và dữ liệu đầu ra , tương ứng, của một máy khuếch đại đảo cái mà có thể được cấu hình cho việc sử dụng như một bộ dao động trong chíp, như biểu diễn trong Hình 2. Cũng giống như một tinh Bộ môn Công nghệ điều khiển tự động Khoa CNTT - ĐHTN 61 Tài liệu tham khảo cho môn Vi xử lý Các hệ vi xử lý thế hệ mới thể thạch anh hoặc một thiết bị cộng hưởng âm thanh có thể được sử dụng. Hình 2.3. Sơ đồ bộ dao dộng Đồng hồ ngoài: Để điều khiển thiết bị từ một nguồn đồng hồ ngoài, XTAL2 cần phải được để lại rời rạc trong khi XTAL1 được điều khiển như đã chỉ ra trong Bộ dao động Timer: Cho các chốt bộ dao động Timer, TOSC1 và TOSC2, tinh thể được kết nối trực tiếp giữa các chốt. Không một tụ điện ngoài nào đựơc cần đến. Bộ dao động được tối ưu hoá cho sự sự dụng cùng với một đồng hồ tinh thể tần số 32,768 Hz. Việc áp dụng một nguồn đồng hồ ngoài vào TOSC1không được đề cập tới. Kiến trúc tổng quan: Truy cập nhanh khái niệm thanh ghi tệp tin chứa chế độ làm việc thanh ghi đa năng 32 x 8 bit cùng với thời gian truy xuất một chu kỳ đồng hồ đơn. Điều đó có nghĩa là trong suốt một chu kỳ đồng hồ đơn, một thao tác ALU (Arithmetic Logic Unit: Đơn vị số học logic) được thực hiện. Hai toán hạng là dữ liệu đầu ra từ thanh ghi tệp tin. Phép toán được thực hiện và kết quả được lưu trữ trong thanh ghi tệp tin trong một chu kỳ đồng hồ. Sáu trong số 32 thanh ghi có thể được sử dụng khi ba con trỏ thanh ghi địa chỉ gián tiếp 16 bit định vị trí không gian dữ liệu, cho phép những sự tính toán địa chỉ hiệu quả .Một trong ba con trỏ địa chỉ cũng có thể được sử dụng như con trỏ địa chỉ để chức năng của bảng tra cưu không thay đổi. Những thanh ghi chức năng bổ sung này là 16- bít thanh ghi –X, thanh ghi –Y, thanh ghi –Z. Bộ môn Công nghệ điều khiển tự động Khoa CNTT - ĐHTN 62 Tài liệu tham khảo cho môn Vi xử lý Các hệ vi xử lý thế hệ mới Hình 2.4. Cấu trúc AT90S8535 AVR RISC ALU hỗ trợ các hàm số học và các hàm logic học giưũa các thanh ghi hoặc giữa một hằng số và một thanh ghi.Các thao tác thanh ghi đơn cũng được thực hiện trong ALU. Hình 4 biểu diễn cấu trúc vi điều khiển AT90S8535 AVR RISC . Ngoài thao tác thanh ghi, cách đánh địa chỉ bộ nhớ quy ước cũng có thể được sử dụng trên thanh ghi tệp tin cũng được. Điều đó được cho phép bởi thực tế mà thanh ghi tệp tin là 1041H–11/01 được gán 32 địa chỉ không gian dữ liệu thấp nhất ($00-$1F) cho phép chúng được truy cập dường như chúng là những sự định vị bộ nhớ bình thường. Không gian nhớ vào/ra chứa 64 địa chỉ cho những chức năng ngoại vi CPU khi những thanh ghi điều khiển, Timer/Counters, các bộ đổi tương tự/số và các hàm vào ra khác vận hành. Bộ nhớ vào ra có thể được truy cập trực tiếp hoặc trong khi sự định vị trí không gian dữ liệu theo sau đó củ a thanh ghi tệp tin, $20 - $5F. AVR sử dụng khai niệm cấu trúc Harvard –cùng với các bộ nhớ riêng biệt các Bus chương trình và dữ liệu.Bộ nhớ chương trình được thực hiện cùng với một ống dẫn hai bước. Trong khi một chỉ dẫn đang được thực hiện, thì chỉ dẫn tiếp theo được đem về trước từ bộ nhớ chương trình. Khái niệm này cho phép các chỉ dẫn sẽ được thực hiện trong mọ i chu kỳ đồng hồ. Bộ Bộ môn Công nghệ điều khiển tự động Khoa CNTT - ĐHTN 63 Tài liệu tham khảo cho môn Vi xử lý Các hệ vi xử lý thế hệ mới nhớ chương trình co thể tải xuống hệ thống bộ nhớ Flash. Với sự nhảy tương đối và những chỉ dẫn gọi, toàn bộ 4 K vùng địa chỉ trực tiếp được truy nhập. Đa số AVR chỉ dẫn có một khổ từ 16- bít đơn. Mỗi địa chỉ bộ nhớ chương trình chứa 16 hoặc 32 bit chỉ dẫn. Trong thời gian những ngắt và những sự gọ i chương trình con, bộ đếm địa chỉ chương trình (PC) trả lời được lưu trữ trên ngăn xếp. Ngăn xếp thì có hiệu quả được cấp phát trong dữ liệu chung SRAM và vậy thì, kích thước ngăn xếp chỉ được hạn chế bởi tổng kích thước của SRAM và cách dùng SRAM. Hầu hết người sử dụng chương trình phải được khởi tạo lại SP trong việc khởi động lại th ủ tục (trước khi các chương trình con hay các ngắt được thực hiện).Con trỏ ngăn xếp 10- bít (SP) thì có thể tiếp cận đọc/ghi trong không gian vào/ra. 512 bytes dữ liệu SRAM có thể dễ dàng được truy nhập qua năm cách đánh địa chỉ khác nhau được hỗ trợ trong cấu trúc AVR. Không gian bộ nhớ trong cấu trúc AVR là tất cả bản đồ bộ nhớ tuyến tính và bình thường. Hình 2.5. Các bản đồ bộ nhớ Một module ngắt linh hoạt có các thanh ghi điều khiển của nó trong không gian vào/ra với một bổ sung ngắt chung cho phép bit trong thanh ghi trạng thái. Hầu hết các ngắt khác có một vectơ ngắt riêng biệt trong bảng vectơ ngắt tại lúc bắt đầu bộ nhớ chương trình. Các ngắt khác có quyền ưu tiên theo vị trí vectơ ngắt của chúng. The Địa chỉ véctơ ngắt càng thấp, quyền ưu tiên càng cao. Thanh ghi tệp tin đa năng: Hình 6 biểu diễn cấu trúc sự hoạt động của 32 thanh ghi đa năng trong CPU Hình 2.6: Sự hoạt động của thanh ghi đa năng trong AVR CPU Bộ môn Công nghệ điều khiển tự động Khoa CNTT - ĐHTN 64 Tài liệu tham khảo cho môn Vi xử lý Các hệ vi xử lý thế hệ mới Mọi lệnh điều hành thanh ghi trong tập lệnh có chu trình trực tiếp và Đơn truy nhập tới mọi thanh ghi.Chỉ có một ngoại lệ là năm chỉ dẫn hằng số số học và logic học SBCI, SUBI, CPI, ANDI và ORI giữa một hằng số và một thanh ghi và chỉ dẫn LDI để tải dữ liệu triền miên tức thời. Những chỉ dẫn này ứng dụng vào một nửa các thanh ghi trong thanh ghi tệp tin (R16 R31). Nói chung SBC, SUB, CP, AND hoặc OR Và mọ i thao tác giữa hai thanh ghi hoặc trên một thanh ghi áp dụng tới toàn bộ thanh ghi tập tin. Như biểu diễn ở hình 6, mỗi thanh ghi được gán một dữ liệu địa chỉ bộ nhớ, ánh xạ trực tiếp chúng vào trong 32 vị trí đầu tiên của người sử dụng không gian dữ liệu.Mặc dù không được thực hiện về mặt vật lý như vị trí SRAM, việc tổ chúc bộ nhớ này cung cấp sự linh hoạt lớ n trong truy nhập thanh ghi, như các thanh ghi X-, Y-, và Z có thể được thiết lập tới chỉ mục một vài thanh ghi trong tệp tin. Thanh ghi X, thanh ghi Y, Các thanh ghi từ R26 R31 có bổ sung thêm một số thanhghi Z chức năng dến cách sử dụng đa năng của chúng. Những thanh ghi này là những con trỏ địa chỉ cho sự định địa chỉ gian tiếp của không gian địa chỉ. Ba thanh ghi định địa chỉ gián tiếp X, Y, Z được định nghĩa trong hình7. Bộ môn Công nghệ điều khiển tự động Khoa CNTT - ĐHTN 65 Tài liệu tham khảo cho môn Vi xử lý Các hệ vi xử lý thế hệ mới Hình 2.8. Thanh ghi X-, Y-, Z Trong các cách đánh địa chỉ khác nhau, những thanh ghi địa chỉ này có các chức năng như sự dịch chuyển cố định, sự gia tăng và sự giảm bớt tự động (xem sự mô tả cho những sự chỉ dẫn khác nhau). ALU-Arithmetic Logic Unit: Điều hành AVR ALU hiệu năng cao trong kết nối trực tiếp với tất cả sự hoạt động của 32 thanh ghi đa năng. Bên trong một đồng hồ chu kỳ đơn, thao tác ALU giữa các thanh ghi trong thanh ghi tệp tin được thực hiện. Thao tác ALU được chia thành ba mục chính: số học, logic, các bit chức năng. Hệ thống lập trình cực nhanh AT90S8535 chứa đựng 8 KB trong chíp hệ Bộ nhớ chương trình thống lập trình cực nhanh cho việc lưu trữ chương trình.Từ đó tất cả các chỉ dẫn là các từ 13 hoặc 32 bit, Flash được sắp xếp như 4K x 16. Bộ nhớ Flash có khả năng ghi/xoá ít nhấ t 1000chu kỳ. Bộ đếm chương trình AT90S8535 là 12 bits rộng, như vậy đinh vị 4096 địa chỉ chương trình bộ nhớ. Xem trang 99 cho sự mô tả chi tiết quá trình tải dữ liệu trên Flash Xem trang 12 cho kiểu định vị của chương trình nhớ khác nhau NHỮNG CÁCH ĐÁNH ĐỊA CHỈ CHO CHƯƠNG TRÌNH VÀ DỮ LIỆU AT90S8535 được người điều khiển máy tính hổ trợ những cách đánh địa chỉ hiệu quả và mạnh cho sự truy nhập vào bộ nhớ chương trình (flash) và bộ nhớ dữ liệu (SRAM, Register file and I/O memory). Mục này mô tả sự khác nhau giữa các cách đánh địa chỉ được hổ trợ bởi cấu trúc AVR. Trong hình, OP có nghĩa là thao tác phần mã của từ lệnh. Đơn giản hoá, không phải tất cả các hình cho tháy sự định vị chính xác c ủa cacs bits địa chỉ. Bộ môn Công nghệ điều khiển tự động Khoa CNTT - ĐHTN 66 [...]... thanh ghi điều khiển thiết bị bấm giờ/bộ đếm 2 (8-bit) thiết bị bấm giờ/bộ đếm 2 so sánh đầu ra thanh ghi Thanh ghi trạng thái kiểu không đồng bộ thiết bị bấm giờ Watchdog thanh ghi điều khiển EEPROM thanh ghi địa chỉ byte cao EEPROM thanh ghi địa chỉ byte thấp EEPROM thanh ghi dữ liệu EEPROM thanh ghi điều khiển Bộ môn Công nghệ điều khiển tự động 72 Khoa CNTT - ĐHTN Tài liệu tham khảo cho môn Vi xử lý... thanh ghi điều khiển SPI vào/ra thanh ghi dữ liệu UART thanh ghi trạng thái UART thanh ghi điều khiển UART UART Baud thanh ghi tốc độ so sánh thanh ghi điều khiển và thanh ghi trạng thái ADC bộ đa hợp lựa chọn thanh ghi ADC thanh ghi điều kiển và thanh ghi trạng thái thanh ghi dữ liệu cao ADC Thanh ghi dữ liệu thấp ADC Chú ý: những vị trí dành riêng và không dùng không nhìn thấy trong bảng Tất cả AT90S8535. .. bị bấm giờ/bộ đếm thanh ghi mặt nạ ngắt thiết bị bấm giờ/bộ đếm thanh ghi cờ Thanh ghi điều khiển tổng quát MCU Thanh ghi trạng thái tổng quát MCU thiết bị bấm giờ/bộ đếm0 thanh ghi điều khiển thiết bị bấm giờ/bộ đếm0 (8-bit) thiết bị bấm giờ/bộ đếm 1 thanh ghi điều khiển A thiết bị bấm giờ/bộ đếm 1 thanh ghi điều khiển B thiết bị bấm giờ/bộ đếm 1 byte cao thiết bị bấm giờ/bộ đếm 1 byte thấp thiết bị... được vi t 0 nếu truy cập Bộ môn Công nghệ điều khiển tự động 73 Khoa CNTT - ĐHTN Tài liệu tham khảo cho môn Vi xử lý Các hệ vi xử lý thế hệ mới Một số cờ trạng thái được xoá bằng cách vi t một logic ‘1’ tới chúng Ghi chú rằng lệnh CBI và SBI sẽ có tác dụng trên tất cả các bits trong thanh ghi vào/ra, vi t ‘1’ vào sau bất kỳ cờ đọc nào như là tập hợp, như vậy làm xoá cờ Lệnh CBI và SBI chỉ làm vi c... tới $1F Thanh ghi điều khiển thiết bị ngoại vi được giải thích trong những mục sau THANH GHI TRẠNG THÁI – SREG Thanh ghi trạng thái AVR (SREG) tại vị trí không gian I/O được định nghĩa như sau: BIT 7 –I: Cho phép ngắt toàn cục Cho phép ngắt toàn cục bit phải là tập hợp (một) cho ngắt để được cho phép Ngắt cho phép điều khiển riêng lẻ rồi được thực hiện trong những thanh ghi điều khiển riêng biệt Nếu... , xem trang 99 đã mô tả chi tiết Bộ môn Công nghệ điều khiển tự động 70 Khoa CNTT - ĐHTN Tài liệu tham khảo cho môn Vi xử lý Các hệ vi xử lý thế hệ mới THỜI GIAN TRUY CẬP BỘ NHỚ VÀ CHỈ DẪN TÍNH TOÁN THỜI GIAN THỰC HIỆN mục này mô tả những khái niệm tính toán thời gian truy nhập chung cho sự thực hiện lệnh và truy cập bộ nhớ trong AVR CPU được điều khiển bởi đồng hồ hệ thống Ø, được phát sinh từ tinh... tác số học hoặc logic Thấy sự mô tả thiết lập lệnh cho thông tin chi tiết Bộ môn Công nghệ điều khiển tự động 74 Khoa CNTT - ĐHTN Tài liệu tham khảo cho môn Vi xử lý Các hệ vi xử lý thế hệ mới Bit 1 –Z : cờ 0 Cờ 0 –Z cho biết một kết quả 0 từ một thao tác số học hoặc logic Thấy sự mô tả thiết lập lệnh cho thông tin chi tiết Bit 0 –C : cờ mang Cờ mang –C cho biết một carry(mang) từ một thao tác số học... LIỆU EEPROM AT90S8535 chứa 512 bytes của bộ nhớ dữ liệu EEPROM Nó được tổ chức như là một không gian dữ liệu riêng biệt, trong đó không có một bits đơn nào có thể được đọc và vi t EEPROM có một sự chịu đựng của ít nhất 100,000 vi t/xoá bỏ những chu trình Sự truy cập giữa EEPROM và CPU được mô tả trong trang 51 chỉ rõ những thanh ghi địa chỉ EEPROM , dữ liệu thanh ghi EEPRROM và thanh ghi điều khiển EEPROM... tự tăng dần ĐỊA CHỈ HẰNG SỐ SỬ DỤNG LỆNH LPM Hình 2.17 Mã bộ nhớ địa chỉ hằng số Bộ môn Công nghệ điều khiển tự động 69 Khoa CNTT - ĐHTN Tài liệu tham khảo cho môn Vi xử lý Các hệ vi xử lý thế hệ mới Địa chỉ hằng số byte được chỉ rõ bởi nội dung của thanh ghi Z- 15MSBs lựa chon từ địa chỉ (0-4k),LSB lựa chọn byte thấp nếu xoá(LSB=0) hoặc lựa chon byte cao nếu thiết lập(LSB=1) SỰ ĐỊNH VỊ CHƯƠNG TRÌNH... kỳ máy được mô tả trong hình 2.22 Hình 2.22 Chu trình truy cập dữ liệu trên SRAM Bộ môn Công nghệ điều khiển tự động 71 Khoa CNTT - ĐHTN Tài liệu tham khảo cho môn Vi xử lý Các hệ vi xử lý thế hệ mới BỘ NHỚ VÀO/RA Định nghĩa không gian I/O của AT90S8035 được thể hiện ở bảng 1 Bảng 1 Không gian vào ra của AT90S8535 Địa chỉ vào/ra (Địa chỉ SRAM) $3F ($5F) $3E ($5E) $3D ($5D) $3B ($5B) $3A ($5A) $39 ($59) . Tài liệu tham khảo cho môn Vi xử lý Các hệ vi xử lý thế hệ mới CHƯƠNG 2. HỌ VI ĐIỀU KHIỂN AVR AT90S8535 2.1 Các đặc tính AVR -Cấu trúc RISC(reduced instruction. cho môn Vi xử lý Các hệ vi xử lý thế hệ mới môn Công nghệ điều khiển tự động Khoa CNTT - ĐHTN 59 2.2. Phần mô tả AT90S8535 là một chip CMOS vi điều khiển