Bộ môn kiến trúc máy tính

Đề tài: tìm hiểu về CPU8086 Bộ vi xử lý 8086 đã mang lại sự bùng nổ công nghệ với sự có mặt trong hầu hết các máy tính ở thời kỳ này. Sau đây chúng ta sẽ cùng đi tìm hiểu rõ hơn về thành phần, cấu tạo và chức năng của CPU 8086. Sơ đồ chân, chức năng các chân tín hiệu của 8086

Họ tên : Nguyễn Văn Trưởng Lớp: KTPM5 - K10 Mã sv : 1041360387 Bộ Môn Kiến Trúc Máy Tính Đề tài: tìm hiểu CPU-8086 Bộ vi xử lý 8086 mang lại bùng nổ công nghệ với có mặt hầu hết máy tính thời kỳ Sau tìm hiểu rõ thành phần, cấu tạo chức CPU 8086 I Sơ đồ chân, chức chân tín hiệu 8086 1, Sơ đồ chân chức chân 8086 sau: Hình 1.1 Sơ đồ chân 8086 8086 hoạt động chế độ (2 mode): MAX MIN - Mode MIN: CPU tự phát tín hiệu điều khiển cho bus - Mode MAX: CPU phát tín hiệu trạng thái tới chip gọi điều khiển bus (bus controller), tiếp chip dịch tín hiệu trạng thái phát tín hiệu điều khiển tới bus Mode đảm bảo trục trặc trình đọc liệu + AD0  AD7 {I/O - tín hiệu vào/ra}: Các chân dồn kênh cho tín hiệu (Bit) phần thấp Bus địa Bus liệu Xung ALE báo cho Họ tên : Nguyễn Văn Trưởng Lớp: KTPM5 - K10 Mã sv : 1041360387 mạch biết đường có tín hiệu liệu (ALE = 0) tín hiệu địa (ALE = 1) Các chân trạng trở kháng cao CPU chấp nhận treo + AD8  AD15 {I/O - tín hiệu vào/ra}: Các Bit phần cao Bus địa Bus liệu Xung ALE báo cho mạch ngồi biết đường có tín hiệu liệu (ALE = 0) tín hiệu địa (ALE = 1) Các chân trạng trở kháng cao CPU chấp nhận treo + A16/S3  A19/S6 {O - tín hiệu ra}: Các chân dồn kênh địa phần cao trạng thái Các trạng thái sau: S4 S3 Thanh ghi truy xuất 0 ES SS CS 1 DS S5: thị trạng thái cờ ngắt (S5 = 1, cho phép ngắt) S6: = Xung ALE = 1: tín hiệu địa chân Xung ALE = 0: tín hiệu trạng thái S3-S6 có chân Các chân trạng thái trở kháng cao CPU chấp nhận treo + RD {O - tín hiệu ra}: Xung cho phép đọc Khi RD = Bus liệu sẵn sàng nhận số liệu từ nhớ thiết bị ngoại vi Chân RD trạng thái trở kháng cao CPU chấp nhận treo + READY {I - tín hiệu vào}: Tín hiệu báo cho CPU biết tình trạng sẵn sàng thiết bị ngoại vi hay nhớ - READY = 1: CPU thực ghi/đọc mà không cần chèn thêm chu kỳ đợi Họ tên : Nguyễn Văn Trưởng Lớp: KTPM5 - K10 Mã sv : 1041360387 - READY = 0: CPU tự kéo dài thời gian thực lệnh ghi/đọc cách chèn thêm chu kỳ đợi thiết bị ngoại vi hay nhớ có tốc độ chậm nên chúng đưa tín hiệu READY = để CPU biết mà chờ + INTR {I}: Tín hiệu u cầu ngắt che Khi có u cầu ngắt mà cờ cho phép ngắt IF = CPU kết thúc lệnh làm dở, sau vào chu kỳ chấp nhận ngắt đưa bên ngồi tín hiệu INTA = + TEST {I}: Tín hiệu chân kiểm tra lệnh WAIT - TEST = 1, CPU chờ tín hiệu TEST = - TEST = 0, CPU tiếp tiếp tục thực chương trình + NMI {I}: Tín hiệu u cầu ngắt khơng che Tín hiệu khơng bị khống chế cờ IF CPU nhận biết tác động sườn lên xung yêu cầu ngắt (thay đổi từ 0–>1) Nhận yêu cầu CPU kết thúc lệnh làm dở, sau chuyển sang thực chương trình phục vụ ngắt kiểu INT 2H Ví dụ sai số chẵn lẻ nhớ (memory parity error) phát tới CPU tín hiệu NMI + RESET {I}: Tín hiệu khởi động lại 8086 Khi RESET = 1, kéo dài thời gian nhịp đồng hồ 8086 buộc phải khởi động lại Nó xóa ghi DS, ES, SS, IP FR 0, bắt đầu thực chương trình địa : CS : IP = F000:0000 (địa vật lý = F0000h) (Lúc cờ IF cờ TF để cấm yêu cầu ngắt khác tác động vào CPU để CPU không bị đặt chế độ chạy lệnh) + CLK {I}: Tín hiệu đồng hồ (xung nhịp) Xung nhịp có độ rỗng 77% cung cấp nhịp làm việc cho CPU Xung gửi từ chân CLK mạch tạo xung nhịp 8284 đến CPU + Vcc {I}: Chân nguồn Tại CPU cung cấp điện áp +(5V10%), dòng điện 340 mA + GND {O}: chân nguồn để nối với điểm nguồn nuôi + MN/MX {I}: Chân điều khiển hoạt động CPU theo chế độ MIN/MAX * Do CPU làm việc chế độ khác nhau, nên có số chân tín hiệu phụ thuộc vào chế độ đó: # Chế độ MIN: Họ tên : Nguyễn Văn Trưởng Lớp: KTPM5 - K10 Mã sv : 1041360387 Chân MN/MX cần nối thẳng với +5V mà không qua điện trở Trong chế độ này, tất cảc tín hiệu điều khiển liên quan đến thiết bị ngoại vi truyền thống nhớ có sẵn bên 8086 Vì việc phối ghép với thiết bị dễ dàng tận dụng phối ghép ngoại vi sẵn có nên giảm giá thành hệ thống + IO/M {O}: tín hiệu phân biệt thời điểm định, phần tử thiết bị vào/ra (I/O) nhớ (M) chọn làm việc với CPU Trên Bus địa lúc có địa tương ứng thiết bị Chân trạng thái trở kháng cao CPU chấp nhận treo + WR {O}: Xung cho phép ghi Khi CPU đưa WR = Bus liệu, liệu ổn định chúng ghi vào nhớ hay thiết bị ngoại vi thời điểm đột biến 0-> Chân trạng thái trở kháng cao CPU chấp nhận treo + INTA {O}: Tín hiệu báo cho mạch bên biết CPU chấp nhận yêu cầu ngắt INTR{I} Lúc CPU đưa INTA = để báo chờ mạch ngồi đưa vào số hiệu ngắt (kiểu ngắt) Bus liệu + ALE {O}: Xung cho phép chốt địa Khi ALE = có nghĩa Bus dồn kênh AD có địa thiết bị ngoại vi ô nhớ, ALE không bị thả (trong trạng thái trở kháng cao) Khi CPU bị treo ALE = + DT/R {O}: Tín hiệu điều khiển đệm chiều Bus liệu để chọn chiều vận chuyển liệu Bus liệu Chân trạng thái trở kháng cao CPU chấp nhận treo + DEN {O}: Tín hiệu báo cho bên biết lúc Bus dồn kênh AD có liệu ổn định Chân trạng thái trở kháng cao CPU chấp nhận treo + HOLD {I}: Tín hiệu yêu cầu treo CPU để mạch thực việc trao đổi liệu với nhớ cách thâm nhập trực tiếp (Direct Memory Access – DMA) Khi HOLD = 1, CPU 8086 tự tách khỏi hệ thống cách treo tất Bus A, D, số tín hiệu Bus C (Các Bus lúc trạng thái trở kháng cao) để điều khiển DMA (DMA Controller – DMAC) lấy quyền điều khiển hệ thống để làm công việc trao đổi liệu Họ tên : Nguyễn Văn Trưởng Lớp: KTPM5 - K10 Mã sv : 1041360387 + HLDA {O}: Tín hiệu báo cho bên biết yêu cầu treo CPU chấp nhận CPU chấp nhận treo Bus A, D, số tín hiệu Bus C + SSO {O}: Tín hiệu trạng thái Tín hiệu giống S0 chế độ MAX dùng kết hợp với IO/M DT/R để giải mã chu kỳ hoạt động Bus Ta có bảng sau: Các chu kỳ Bus qua tín hiệu SSO, IO/M DT/R: Chu kỳ điều khiển Bus IO/M DT/R SSO 0 Chấp nhận yêu cầu ngắt (INTA = 0) 0 Đọc thiết bị ngoại vi Ghi thiết bị ngoại vi 1 Dừng (Halt) 0 Đọc mã lệnh 1 Đọc nhớ 1 Ghi nhớ 1 Bus rỗi (nghỉ) # Chế độ MAX: Chân MN/MX nối đất Trong chế độ này, số tín hiệu điều khiển cần thiết tạo sở tín hiệu trạng thái nhờ dùng thêm mạch bên mạch điều khiển Bus 8288 Chế độ MAX sử dụng hệ thống có mặt đồng xử lý tốn học 8087 (Chíp 8087 thiết kế để thực thao tác số học hệ thống sở 8086/8088 Nó thao tác dạng số liệu kép, BCD hay dấu phảy động) + S2, S1, S0 {O}: Các chân trạng thái dùng chế độ MAX để ghép với mạch điều khiển Bus 8288 Họ tên : Nguyễn Văn Trưởng Lớp: KTPM5 - K10 Mã sv : 1041360387 Các tín hiệu 8288 dùng để tạo tín hiệu điều khiển chu kỳ hoạt động Bus Các tín hiệu điều khiển sau: + RQ/GT0 & RQ/GT1 {I/O}: Các tín hiệu yêu cầu dùng Bus vi xử lý khác, vi xử lý khác muốn giành quyền điều khiển bus, phải đưa tín hiệu yêu cầu qua chân tới bus master hành Nếu chuyển nhượng quyền được, sau thực xong lệnh tại, bus master hành phát tín hiệu Acknowledge qua chân để thông báo chấp nhận treo nó, nhờ vi xử lý khác dùng Bus trở thành bus master Cách thức cần thiết có vài CPU chip I/O sử dụng không gian địa nhớ địa I/O RQ/GT0 có mức ưu tiên cao RQ/GT1 + LOCK {O}: Tín hiệu CPU đưa để cấm vi xử lý khác hệ thống dùng Bus thi hành lệnh đặt sau lệnh tiếp đầu LOCK, LOCK = bus master không chuyển nhượng quyền sử dụng bus + QS0 & QS1 {O}: Tín hiệu thơng báo trạng thái khác đệm lệnh (hàng đợi lệnh – Prefetch Queue) Bảng mã hóa trạng thái đệm lệnh: Họ tên : Nguyễn Văn Trưởng Lớp: KTPM5 - K10 Mã sv : 1041360387 QS0 QS1 Trạng thái đệm lệnh 0 Không hoạt động Đọc Byte mã lệnh từ đệm lệnh Đệm lệnh rỗng 1 Đọc Byte từ đệm lệnh Hình 3.3 sơ đồ chân điều khiển bus 8288 Nó chip bổ trợ cho 8086/8088 có trách nhiệm phát tất tín hiệu cần thiết cho việc điều khiển bus + MB (chân số 1)/ IOB (Input / Output Bus Mode): dùng cho Multibus - điều khiển để 8288 làm việc chế độ bus khác + CLK (chân số 2): lối vào xung đồng hồ + S2, S1, S0 (chân 19, 18, 3): Lối vào cho chân tín hiệu tương ứng từ 8086 + DT/R (ch©n 4- Data Transmit/Receive)[O]: = ghi liệu (truyền), = đọc liệu (nhận) + ALE (chân - Address Latch Enable) [O]: = địa từ CPU gửi tới đệm địa chỉ chốt Tín hiệu thường nối với chân G 74573 để điều khiển chốt địa + AEN (Address Enable)[O]: chờ thời gian trễ khoảng 150 ns tạo tín hiệu điều khiển đầu 8288 để đảm bảo địa sử dụng hợp lệ + MRDC (chân 7)[O]: Đọc liệu từ nhớ vào CPU + MWTC (chân 9) [O]: Ghi liệu từ CPU vào nhớ + AMWC[O]: giống MWTC hoạt động sớm chút dùng cho nhớ chậm đáp ứng kịp tốc độ CPU + IOWC (chân 11) [O]: ghi liệu từ CPU tới cổng vào/ra + AIOWC[O]: giống IOWC hoạt động sớm chút dùng cho ngoại vi chậm đáp ứng kịp tốc độ CPU Họ tên : Nguyễn Văn Trưởng Lớp: KTPM5 - K10 Mã sv : 1041360387 + IORC (chân 13) [O]: Đọc liệu từ cổng vào/ra đưa CPU + INTA (chân 14) [O]: =0, thông báo CPU chắn chấp nhận yêu cầu ngắt + CEN (Command Enable) [O]: cho phép đưa tín hiệu DEN tín hiệu điều khiển khác 8288 + DEN (chân 16 – Data Enable) [O]: Nếu = 0, liệu ghi vào đệm liệu chốt + MCE / PDEN (Master Cascade Enable/Peripheral Data Enable) [O]: định chế độ làm việc cho mạch điều khiển ngắt PIC 8259 để làm việc chế độ master 1.2.Sơ đồ chân chip điều khiển bus Họ tên : Nguyễn Văn Trưởng Lớp: KTPM5 - K10 Mã sv : 1041360387 II Sơ đồ khối, chức khối Cấu trúc bên vi xử lý 8086 Hình 1.1 Sơ đồ khối bên vi xử lý 8086 EU - Execution Unit: Khối thực lệnh BIU - Bus Interface Unit: Khối phối ghép Bus ALU - Arithmetic and Logic Unit: Khối số học logic Các khối chức Theo sơ đồ khối trên, ta thấy bên CPU 8086 có khối chính: BIU (Bus Interface Unit) EU (Execution Unit) Việc chia CPU thành phần làm việc đồng thời có liên hệ qua đệm lệnh làm tăng đáng kể tốc độ xử lý CPU Các Bus bên có nhiệm vụ chuyển tải tín hiệu khối - Khối BIU (Khối phối ghép Bus): Họ tên : Nguyễn Văn Trưởng Lớp: KTPM5 - K10 Mã sv : 1041360387 Có nhiệm vụ đưa địa chỉ, đọc mã lệnh từ nhớ, đọc (ghi) liệu từ (vào) cổng (bộ nhớ) Nói cách khác BIU chịu trách nhiệm đưa địa Bus trao đổi liệu với Bus Trong BIU cịn có nhớ đệm lệnh với dung lượng byte để chứa mã lệnh đọc nằm sẵn để chờ EU xử lý - Khối EU (Khối thực hiện): Trong khối ta thấy có khối điều khiển (Control Unit - CU), khối có mạch giải mã lệnh Mã lệnh đọc vào từ nhớ đưa đến đầu vào mạch giải mã lệnh, thông tin thu từ đầu đưa đến mạch tạo xung điều khiển, kết thu dãy xung khác (tùy theo mã lệnh) để điều khiển hoạt động phận bên bên CPU Trong khối EU cịn có khối ALU (khối số học logic) dùng để thực thao tác khác với tốn hạng lệnh - Tóm lại: Khi CPU hoạt động EU cung cấp thông tin địa cho BIU để khối đọc lệnh liệu, cịn thân giải mã lệnh thực lệnh Cấu trúc bên vi xử lý 8086 2.1 Sơ đồ khối Hình 2.1: Cấu trúc chung vi sử III Các ghi vi xử lý 8086 Các ghi đoạn: lý Họ tên : Nguyễn Văn Trưởng Lớp: KTPM5 - K10 Mã sv : 1041360387 Khối BIU đưa Bus địa 20 Bit địa chỉ, 8086 có khả phân biệt 220 = 1.048.576 = 1M nhớ = Mbyte Nói cách khác: Không gian địa 8086 Mbyte Trong không gian Mbyte này, nhớ cần chia thành vùng khác (điều có lợi làm việc chế độ nhiều người sử dụng đa nhiệm) dành riêng để: - Chứa mã chương trình - Chứa liệu kết không gian chương trình - Tạo vùng nhớ đặc biệt gọi ngăn xếp (Stack) dùng vào việc quản lý thông số vi xử lý gọi chương trình trở từ chương trình Bộ vi xử lý 8086 có ghi 16 Bit liên quan đến địa đầu vùng (các đoạn) kể chúng gọi ghi đoạn (Segment Registers) Đó là: CS - Code Segment: đoạn mã lệnh nhớ) Thanh ghi đoạn mã.(Chứa địa đầu DS - Data Segment: Thanh ghi đoạn liệu.(Chứa địa đầu đoạn liệu nguồn nhớ) SS - Stack Segment: Thanh ghi đoạn ngăn xếp.(Chứa địa đầu đoạn ngăn xếp Stack nhớ) ES - Extra Segment: Thanh ghi đoạn liệu phụ.(Chứa địa đầu đoạn liệu đích nhớ) - Chức ghi đoạn: Các ghi đoạn xác định địa ô nhớ nằm đầu đoạn Địa gọi địa sở 2.Các ghi trỏ số: Trong 8086 có ghi trỏ ghi số 16 Bit, ghi ngầm định ghi lệch cho đoạn tương ứng, cụ thể: IP - Instruction Pointer (Con trỏ lệnh): IP trỏ vào lệnh thực nằm đoạn mã CS Địa đầy đủ lệnh ứng với: CS : IP Họ tên : Nguyễn Văn Trưởng Lớp: KTPM5 - K10 Mã sv : 1041360387 BP - Base Pointer (Con trỏ sở): BP trỏ vào liệu nằm đoạn ngăn xếp SS Địa đầy đủ phần tử đoạn ngăn xếp ứng với: SS : BP SP - Stack Pointer (Con trỏ ngăn xếp): SP trỏ vào đỉnh thời ngăn xếp SS Địa đầy đủ đỉnh ngăn xếp ứng với: SS : SP SI - Source Index (Chỉ số gốc/nguồn): SI trỏ vào liệu nằm đoạn liệu DS Địa đầy đủ phần tử đoạn DS: DS : SI DI - Destination Index (Chỉ số đích): DI trỏ vào liệu nằm đoạn liệu DS Địa đầy đủ cụ thể ứng với ES : DI  Địa nhớ khác nằm đoạn tính cách cộng thêm vào địa sở giá trị gọi địa lệch hay độ lệch (địa offset /địa tương đối) Độ lệch xác định ghi 16 Bit khác đóng vai trị ghi lệch (offset register) - nói rõ phần ghi trỏ số Cụ thể, để xác định địa vật lý 20 Bit nhớ cụ thể đoạn bất kỳ, CPU 8086 phải dùng đến ghi 16 Bit (1 ghi chứa địa sở, ghi chứa địa lệch) Từ nội dung cặp ghi trên, tạo địa vật lý theo công thức sau: Địa vật lý = ghi đoạn *16 +thanh ghi lệch = segment * 16 + offset Và địa logic ký hiệu sau: 3.Thanh ghi đoạn : ghi lệch Hay: Segment : offset Địa kiểu Segment : offset địa Logic tồn dạng giá trị ghi cụ thể bên CPU Khi cần thiết truy nhập ô nhớ đó, CPU phải đổi địa logic địa vật lý để đưa lên Bus địa Việc chuyển đổi tạo địa thực (Khối trong hình vẽ) Họ tên : Nguyễn Văn Trưởng Lớp: KTPM5 - K10 Mã sv : 1041360387 Riêng lệnh thao tác với liệu kiểu chuỗi cặp: ES:DI ln ứng với phần tử thuộc chuỗi đích DS:SI ln ứng với phần tử thuộc chuỗi gốc (nguồn) Ví dụ: Cặp CS:IP địa lệnh thực đoạn mã Nếu thời điểm ta có: CS = F000h IP = FFF0h thì: địa logic CS : IP , tương ứng ta có địa vật lý: F000h*16 + FFF0h = F0000h + FFF0h = FFFF0h 4.Các ghi đa năng: Trong khối EU có ghi đa 16 Bit: AX, BX, CX, DX, điều đặc biệt chứa liệu Bit ghi tách thành ghi Bit cao Bit thấp để làm việc độc lập Đó cặp ghi AH & AL, BH & BL, CH & CL, DH & DL (trong H - phần cao ; L phần thấp) AX (Accumulater, Acc - chứa): Các kết thao tác chứa (Kết phép *, / , ) BX (Base - ghi sở): Thường chứa địa sở bảng dùng lệnh XLAT CX (Count - Bộ đếm): CX thường dùng để chứa số lần lặp trường hợp lệnh LOOP (lặp) Còn CL chứa số lần dịch quay lệnh dịch quay ghi DX (Data - ghi liệu): DX AX tham gia vào thao tác phép * / số 16 Bit DX dùng để chứa địa cổng lệnh vào/ra liệu trực tiếp (IN/ OUT) Thanh ghi cờ (Flag Register - FR): Đây ghi đặc biệt CPU, Bit dùng để phản ánh trạng thái định kết phép toán ALU thực trạng thái hoạt động EU gọi Bit cờ Họ tên : Nguyễn Văn Trưởng Lớp: KTPM5 - K10 Mã sv : 1041360387 Dựa vào cờ người lập trình có lệnh thích hợp cho vi xử lý (các lệnh có điều kiện) Thanh ghi cờ gồm 16 Bit người ta dùng hết Bit để làm Bit cờ x x x x O D I T S Z x A x P x C x : Bit không định nghĩa Các cờ cụ thể: C CF (Carry Flag): Cờ nhớ CF = có nhớ mượn từ MSB sang (MSB - Most Significant Bit: Bit có ý nghĩa nhất) P PF (Parity Flag): Cờ chẵn lẻ, phản ánh tính chẵn lẻ tổng số Bit kết PF = tổng số Bit kết chẵn (even parity) A AF (Auxiliary Flag): Cờ nhớ phụ, có ý nghĩa ta làm việc với số BCD AF = có nhớ mượn từ số BCD thấp (4 Bit thấp) sang số BCD cao (4 Bit cao) Z ZF (Zero Flag): Cờ Zero, ZF = kết = S SF (Sign Flag): Cờ dấu, SF = kết âm O OF (Overflow Flag): Cờ tràn, OF = kết số bù vượt giớ hạn biểu diễn dành cho Trên Bit cờ trạng thái phản ánh trạng thái khác kết sau thao tác Chúng lập xóa tùy theo điều kiện cụ thể sau thao tác ALU Ngồi 8086 cịn có cờ điều khiển (các cờ lập, xóa lệnh riêng): T TF (Trap Flag): Cờ bẫy, TF = CPU làm việc chế độ chạy lệnh (Chế độ dùng cần tìm lỗi chương trình) I IF (Interrupt enable Flag): Cờ cho phép ngắt, IF = CPU cho phép yêu cầu ngắt (ngắt che được) tác động Họ tên : Nguyễn Văn Trưởng Lớp: KTPM5 - K10 Mã sv : 1041360387 D DF (Direction Flag): Cờ hướng, DF = CPU làm việc với chuỗi ký tự từ phải sang trái (DF gọi cờ lùi) * ý nghĩa cờ rõ ràng; Riêng cờ tràn cần làm rõ để hiểu rõ chất chế làm việc - Giả thiết ta làm việc với số bù dài Bit, kết để AL Gọi C 6,7 cờ nhớ từ Bit lên Bit (b7), b7 MSB Bit dấu (SF) AL CF b7 b6 AL b0 C6,7 Quan hệ cờ OF với cờ C6,7 tuân theo phương trình sau: OF = CF C6,7 Nghĩa là: thực phép tốn với số tính theo mã bù (số có dấu), tượng tràn xảy (Cờ OF = 1) có nhớ từ MSB (tức SF) sang CF ngược lại khơng có nhớ vào (SF) ngược lại Ví dụ: 01111111 = 127 + 00000001 = 10000000 = - 128 (Kq sai) 10000000 = - 128 + 10000001 = - 127 00000000 = 000 (Sai) Overflow Carry Out (Nhớ vào SF, xong khơng có nhớ vào CF - Kết sai: Tổng hai số dương số âm), đây: (Nhớ vào CF, xong khơng có nhớ vào SF - Kết sai: Tổng hai số âm số dương), đây: C6,7 = (có nhớ từ bit lên bit 7) Overflow C6,7 = (khơng có nhớ từ bit lên bit 7) Họ tên : Nguyễn Văn Trưởng Lớp: KTPM5 - K10 Mã sv : 1041360387 CF = (khơng có nhớ từ MSB sang) Do vậy: OF = CF C6,7 = CF = (có nhớ từ MSB sang) vậy: OF = CF ⊕ C6,7 = ... địa cho BIU để khối đọc lệnh liệu, cịn thân giải mã lệnh thực lệnh Cấu trúc bên vi xử lý 8086 2.1 Sơ đồ khối Hình 2.1: Cấu trúc chung vi sử III Các ghi vi xử lý 8086 Các ghi đoạn: lý Họ tên :... K10 Mã sv : 1041360387 Có nhiệm vụ đưa địa chỉ, đọc mã lệnh từ nhớ, đọc (ghi) liệu từ (vào) cổng (bộ nhớ) Nói cách khác BIU chịu trách nhiệm đưa địa Bus trao đổi liệu với Bus Trong BIU cịn có nhớ... bus Họ tên : Nguyễn Văn Trưởng Lớp: KTPM5 - K10 Mã sv : 1041360387 II Sơ đồ khối, chức khối Cấu trúc bên vi xử lý 8086 Hình 1.1 Sơ đồ khối bên vi xử lý 8086 EU - Execution Unit: Khối thực lệnh