Bài giảng Kỹ thuật số: Chương 3 ThS. Lưu Văn Đại

Bài giảng Kỹ thuật số Chương 3: Cổng logic cung cấp cho người học các kiến thức: Các khái niệm liên quan, cổng logic cơ bản, thông số kỹ thuật, giao tiếp giữa các họ IC số. Mời các bạn cùng tham khảo nội dung chi tiết.

CHƢƠNG CỔNG LOGIC  CÁC KHÁI NIỆM LIÊN QUAN  CỖNG LOGIC CƠ BẢN  THÔNG SỐ KỸ THUẬT  GIAO TIẾP GIỮA CÁC HỌ IC SỐ  CÁC KHÁI NIỆM LIÊN QUAN - Tín hiệu tƣơng tự tín hiệu có biên độ liên tục theo thời gian, thường tượng tự nhiên sinh - Tín hiệu số tín hiệu có dạng xung gián đoạn thời gian biên độ có mức rõ rệt: mức cao mức thấp - Mạch điện xử lý tín hiệu tương tự gọi mạch tƣơng tự Mạch điện xử lý tín hiệu số gọi mạch số Ưu điểm mạch số so với mạch tương tự: - Dễ thiết kế, phân tích - Hoạt động theo chương trình lập sẵn - Ít bị ảnh hưởng nhiễu - Dễ chế tạo thành mạch tích hợp Chương 3: Cổng Logic Phân loại IC số dựa vào số cổng chip: - Số cổng < 10: SSI (Small Scale Integrated) - 10 < Số cổng < 100: MSI (Medium Scale Integrated) - 100 < Số cổng < 1000: LSI (Large Scale Integrated) - 1000 < Số cổng < 10000: VLSI (Very Large SI) - 10000 < Số cổng: ULSI (Ultra Large Scale Integrated) Chương 3: Cổng Logic Biểu diễn trạng thái Logic - Người ta thường gán: Logic dương: Điện cao  Logic ; Điện thấp  Logic Thực tế, mức Logic mức logic tương ứng với môt khoảng điện xác định, có khoảng chuyển tiếp mức cao mức thấp khoảng không xác định (ngưỡng logic) Khoảng tùy thuộc vào họ IC sử dụng cung cấp bảng thông số kỹ thuật – Trong khoảng điện áp gây lỗi mạch số -Logic âm ngược lại VD giản đồ điện mức logic IC số họ TTL Chương 3: Cổng Logic  CỔNG LOGIC CƠ BẢN (Cổng logic mạch điện tử có chức thực hàm logic) Cổng NOT (Cổng đảo) - Chức năng: Dùng thực phép đảo logic, gọi cổng (INVERTER) Cổng NOT có ngõ vào ngõ - Ký hiệu - Bảng thật - Giản đồ thời gian A Y Note: Khi cổng đảo ghép chung với cổng khác ký hiệu đơn giản thành dấu tròn nhỏ Chương 3: Cổng Logic Cổng AND (toán tử “và”) - Chức năng: Dùng thực phép nhân logic hay nhiều biến nhị phân Cổng AND có hay nhiều ngõ vào có ngõ - Ký hiệu - Bảng thật A 0 1 - Giản đồ thời gian A B 1 Y = A.B 0 1 Y B 1 Note: Ngõ cổng AND mức cao tất ngõ vào mức cao Chương 3: Cổng Logic Cổng OR (toán tử + “hoặc”) - Chức năng: Dùng thực phép cộng logic hay nhiều biến nhị phân Cổng OR có hay nhiều ngõ vào có ngõ - Ký hiệu - Bảng thật - Giản đồ thời gian A B 1 B Y=A+B 0 1 1 1 1 Y A Note: Ngõ cổng OR mức thấp tất ngõ vào mức thấp Chương 3: Cổng Logic Bất kỳ mạch logic xây dựng từ cổng bản: AND, OR NOT Cổng NAND - Chức năng: Thực lúc chức năng: AND NOT Cổng NAND có hay nhiều ngõ vào có ngõ - Bảng thật - Ký hiệu Khi nối chung ngõ vào cổng NAND  Cổng NOT A B Y  A.B 0 1 1 1 Note: Ngõ tất A B Chương 3: Cổng Logic Cổng NOR - Chức năng: Thực lúc chức năng: OR NOT Cổng NOR hay nhiều ngõ vào có ngõ - Bảng thật - Ký hiệu Khi nối chung ngõ vào cổng NOR  Cổng NOT A B Y  AB 0 1 1 0 Note: Ngõ tất A B Chương 3: Cổng Logic Cổng BUFFER (Cổng đệm) - Chức năng: Dùng mạch khếch đại logic Tín hiệu qua cổng đệm không làm thay đổi trạng thái logic - Dùng cổng đệm để sửa dạng tín hiệu vng hơn, đưa điện tín hiệu mức logic Cổng BUFFER có ngõ vào có ngõ - Ký hiệu - Bảng thật Chương 3: Cổng Logic A Y=A 1 10  THÔNG SỐ KỸ THUẬT CỦA IC SỐ Các đại lƣợng điện đặc trƣng - VCC: Điện nguồn - VIH(min): Điện ngã vào mức cao - VIL(max): Điện ngã vào mức thấp - VOH(min): Điện ngã mức cao - VOL(max): Điện ngã mức thấp - IIH: Dòng điện ngã vào mức cao - IIL: Dòng điện ngã vào mức cao - IOH: Dòng điện ngã mức cao - IOL: Dòng điện ngã mức thấp - ICCH, ICCL: Dòng điện qua IC, ngã mức cao, thấp Chương 3: Cổng Logic 17 Thời trễ truyền thời gian trễ tín hiệu logic truyền qua cổng Công suất tiêu tán PD(avg) = ICC(avg).VCC I CCH  I CCL I CC(avg)  Fan-Out số ngã vào lớn nối với ngã IC loại, khả chịu tải cổng logic I OH Fan  Out H  I IH I OL Fan  Out L  I IL (Unit Load) tPLH: thời trễ truyền từ thấp lên cao tPHL: thời trễ truyền từ cao xuống thấp Chương 3: Cổng Logic 18 Tích số công suất - vận tốc Dùng để đánh giá chất lượng IC, tích số cơng suất tiêu tán thời trễ truyền Tính miễn nhiễu tuỳ thuộc khả dung nạp hiệu nhiễu mạch, xác định lề nhiễu Lề nhiễu mức cao: VNH = VOH(min) – VIH(min) Lề nhiễu mức thấp: VNL = VOL(max) – VIL(max) Chương 3: Cổng Logic 19 Logic nhận dòng Logic cấp dòng Thể trao đổi dòng điện hai tầng thúc tầng tải Tính Schimitt Trigger Chương 3: Cổng Logic 20 Để cải thiện dạng tín hiệu ngã ra, tính miển nhiễu cao  chế tạo cổng có tính trễ điện thế, gọi cổng Schmitt Trigger Ký hiệu: Chương 3: Cổng Logic 21  HỌ TTL Cổng họ TTL Ngã totempole Không thể nối chung ngã cổng khác Chương 3: Cổng Logic 22 Ngã cực thu để hở - Cho phép nối ngã nhiều cổng khác - Phải mắc điện trở kéo lên sử dụng - Cho phép điện trở kéo lên mắc vào nguồn điện cao Ngã ba trạng thái Chương 3: Cổng Logic 23 Đặc tính loạt TTL Thông số kỹ thuật 74 74L 74H 74S Thời trễ truyền (ns) CS tiêu tán (mW) Tích số CS-VT (pJ) Tần số Ck max (MHz) Fan-Out Điện VOH(min) VOL(max) VIH(min) VIL(max) 10 90 35 10 33 33 20 23 138 50 10 20 60 125 20 9,5 19 45 20 1,7 13,6 200 40 1,2 4,8 70 20 18 100 33 2,4 0,4 2,0 0,8 2,4 0,4 2,0 0,7 2,4 0,4 2,0 0,8 2,7 0,5 2,0 0,8 2,7 0,5 2,0 0,8 2,5 0,5 2,0 0,8 2,5 0,4 2,0 0,8 2,5 0,5 2,0 0,8 Chương 3: Cổng Logic 74LS 74AS 74ALS 74F 24  HỌ MOS Cổng NMOS Vin T1 T2 Vout 0V (logic 0) RON = 100K ROFF = 1010 +5V (logic 1) +5V (logic 1) RON = 100K RON = 1K 0,05V (logic 0) Chương 3: Cổng Logic 25 Cổng CMOS Vin T1 T2 Vout VDD (logic 1) ROFF = 1010 RON = 1K 0V (logic 0) 0V (logic 0) RON = 1K ROFF = 1010 VDD (logic 1) Chương 3: Cổng Logic 26 Các cổng CMOS khác Chương 3: Cổng Logic 27 Đặc tính họ CMOS - Nguồn: VDD - Mức logic: - Lề nhiễu: - Số Fan-Out: 3V – 15V VOL(max) = 0V VIL(max) = 30%VDD VNH = 30%VDD 50UL VOH(min) = VDD VIH(min) = 70%VDD VNL = 30%VDD Các loạt CMOS - 4XXX, 14XXX - 74C: CMOS, có chức năng, sơ đồ chân với IC TTL - 74HC: High speed CMOS, cải tiến tốc độ giao hoán 74C - 74AC: Advance CMOS, cải tiến 74HC mặt nhiễu Chương 3: Cổng Logic 28  GIAO TIẾP GIỮA CÁC HỌ IC SỐ Điều kiện để thúc trực tiếp: - Dòng điện tầng thúc  dòng điện vào tầng tải - Điện tầng thúc phù hợp với điện vào tầng tải Thông số CMOS (VDD = 5V) TTL 4000B 74HC 74HCT 74 74LS 74AS 74ALS VIH(min) VIL(max) 3,5V 1,5V 3,5V 1,0V 2,0V 0,8V 2,0V 0,8V 2,0V 0,8V 2,0V 0,8V 2,0V 0,8V VOH(min) VOL(max) 4,95V 0,05V 4,9V 0,1V 4,9V 0,1V 2,4V 0,4V 2,7V 0,5V 2,7V 0,5V 2,7V 0,4V IIH(max) IIL(max) 1A 1A 1A 1A 1A 1A 40A 1,6mA 20A 2mA 200A 2mA 20A 100A IOH(max) IOL(max) 0,4mA 0,4mA 4mA 4mA 4mA 4mA 0,4mA 16mA 0,4mA 8mA 2mA 20mA 0,4mA 8mA Chương 3: Cổng Logic 29 TTL thúc CMOS - TTL thúc CMOS nguồn thấp (VDD = 5V): Mắc điện trở kéo lên ngã TTL để nâng điện TTL - TTL thúc 74HCT: Kết nối không cần điện trở kéo lên - TTL thúc CMOS nguồn cao (VDD = 10V): Dùng cổng đệm có ngã để hở dùng nguồn cao Chương 3: Cổng Logic 30 CMOS thúc TTL - CMOS thúc TTL trạng thái cao: Khơng có vấn đề - CMOS thúc TTL trạng thái thấp: Dùng cổng đệm loạt 4000B - CMOS nguồn cao thúc TTL: Dùng cổng đệm để hạ điện Chương 3: Cổng Logic 31 ... Fan-Out Điện VOH(min) VOL(max) VIH(min) VIL(max) 10 90 35 10 33 33 20 23 138 50 10 20 60 125 20 9,5 19 45 20 1,7 13, 6 200 40 1,2 4,8 70 20 18 100 33 2,4 0,4 2,0 0,8 2,4 0,4 2,0 0,7 2,4 0,4 2,0 0,8... (logic 1) Chương 3: Cổng Logic 26 Các cổng CMOS khác Chương 3: Cổng Logic 27 Đặc tính họ CMOS - Nguồn: VDD - Mức logic: - Lề nhiễu: - Số Fan-Out: 3V – 15V VOL(max) = 0V VIL(max) = 30 %VDD VNH = 30 %VDD... : Y  A  B  A B  A.B  A B  A.B  A B A.B AB AB AB  AB Chương 3: Cổng Logic 16  THÔNG SỐ KỸ THUẬT CỦA IC SỐ Các đại lƣợng điện đặc trƣng - VCC: Điện nguồn - VIH(min): Điện ngã vào