Chương 1 Cấu trúc phần cứng của AT89C51 thuộc bài giảng Vi điều khiển trình bày tổng quan về phần cứng của AT89C51, đặc điểm phần cứng, cấu trúc chung của một vi điều khiển. Tham khảo nội dung bài giảng để nắm bắt thông tin chi tiết.
MÔN HỌC VI ĐIỀU KHIỂN MỤC TIÊU - Nắm cấu trúc phần cứng VI Điều Khiển AT89C51 - Tập lệnh hợp ngữ - Khung chương trình hợp ngữ viết cho AT89C51 - Viết chương trình ứng dụng NỘI DUNG MÔN HỌC D a ã n n h a ä p Ch n g 1 : Ca u t ru ù c p h a n c ö ù n g c u û a AT8 C5 Ch n g 2 : Ta ä p le ä n h AT8 c Ch n g 3 : la ä p t rìn h h ïp n g õ Ch n g 4 : Bo ä đ ò n h t h ô ø i ( t im e r) Ch n g 5 : N g a é t ( In t e rru p t ) Ch n g 6 : P o rt n o i t ie p ( s e ria l p o rt ) Ch n g 7 : Gia o t ie p TOÅNG QUAN - Sơ lược trình hình thành phát triển VĐK -Từ Vi xử lý đến Vi đĐiều khiển - Cấu trúc chung Vi đĐiều khiển Chương 1: CẤU TRÚC PHẦN CỨNG INT INT0 Timer 2(8052/8032) Timer1 Timer0 serial port interrupt control other register 128 byte RAM 8032/8052 ROM 0K-8031/8032 4K-8051 8K-8052 Time 8032/8052 Time 128 byte RAM Time CPU oscillatior bus control EA RST I/O port ALE PSEN P0 P1 P2 address/data Hình 1.9 Cấu trúc bên 89C51 serial port P3 TXD* RXD* ĐẶC ĐIỂM PHẦN CỨNG - KB ROM nội - 128 Byte RAM nội - Port xuất /nhập I/O bit - giao tiếp Giao tiếp nối tiếp - đònh thời 16 bit - 64 KB nhớ chương trình ( nhớ chương trình = program = code memory) - 64 KB nhớ liệu ngoàiRAM ( Bộ nhớ liệu = Data) - 210 vò trí nhớ đònh đòa bit I CPU Gồm ALU Control unit đóng gói Đây CPU bit Chúng ta nắm chế độ đòa mà CPU cung cấp (phần tập lệnh) II I/O (INPUT/OUTPUT) 1. Chức năng các chân + Port 0 : P0.0 – P0.7: Port I/O bit có chức đường liệu: D0 – D7 đường đòa chỉthấp: A0 – A7 ( dùng với nhớ mở rộng bên ) + Port 1 : 8 chân : P1.0 – P1.7 : Port I/O bit : dùng để giao tiếp với thiết bò bên + Port 2 : 8 chân P2.0 – P2.7 : Port I/O bit: có chức đường liệu: D0 – D7 đường đòa chỉcao: A8 – A15 ( dùng với nhớ mở rộng bên ngoaøi ) + Port 3 : P3.O – P3.7 : Port I / O bit: có chức Port I / O bit Các chân điều khiển : T0, T1, WR,RD, INT0, INT1, TxD, RxD 5V : Dùng để khởi động lại hệ thống 10U F 100 S1 8K2 Hình 1.2 Mạch reset XTAL1 và XATL2 : dùng để ghép với thạch anh bên ngòai Tần số danh đònh thạch anh 12Mhz (đôi lúc dùng 11.059 Mhz) ALE (Cho phép chốt đòa chỉ Address Latch Enable) : Chân xuất tín hiệu cho phép chốt đòa chỉ(byte thấp) đòa chỉngoài vào ghi ngoài(bộ đệm) Chân nối với chân cho phép vi mạch chốt bên 89C51 Memmory P0 D0D7 74CH373 D Q ALE A0A7 G P2 A8-A15 Hình 1.3 Kết nối bộ nhớ ngòai - ALE = : Port trở thành Address P0.0 – P0.7 = A0 - A7 ( byte ñ/c thaáp ) - ALE = : Port trở thành Port data.P0.0 – P0.7 = D0 - D7 - Nếu ta không dùng nhớ chân ALE nối đất Bo ä n h ù n o ä i ROM: 4K chứa chương trình RAM: có128 byte bao gồm Các dãy ghi, vùng RAM đònh đòa bit, vùng RAM đa chức năng, ghi có chức đặt biệt FFH (SFR) 7FH Vùng Ram Đa dụng Các ghi có chức đặc biệt 30H 2FH Vùng Ram Đònh đòa bit 20H 1FH 00H Các bank Ram 80H Tóm tắt bộ nhớ dữ liệu trên chip Các bank RAM : Có đòa chỉtừ 00 – 1FH 32 byte chia làm bank Bank 0, bank 1, bank bank 8051 hổ trợ ghi R0, R1, …,R7 ghi byte nhớ RAM Được xem số ghi phụ Mặc đònh ghi phụ thuộc bank ghi R0 - R7 thuộc bank thể qua bit RS1 RS0 ghi PSW RS1 =1 RS0 = chọn bank RS1 RS0 Bank chọn 0 Bank Các lệnh sử dụng các 1 thanh ghi R0 – R7 thực hiện nhanh hơn những lệnh tương đương dùng sự đònh đòa chỉ trực 1 tiếp • Vu ø n g RAM ñ /c h o a ù b it ( Bit Ad d re s a b le Lo c a t io n ) • Có 210 vò trí Trong ( 20h – 2Fh ) = 16 byte* bit = 128 bit Phần lại chứa ghi chức đặc biệt Trong vùng nhớ ta tác động đến bit Đây đặt trưng mạnh vi điều khiển Các đòa vùng nhớ truy xuất byte hay bit tùy theo lệnh cụ thể • Ví dụ : • SETB 00h ; bit có đ/c bit 00h thuộc đòa byte 20h set = • RAM đ a d u ïn g : • 80 byte có đòa từ 30h – 7Fh : dùng để truy xuất thường xuyên với tần số cao, làm stack Các thanh ghi chức năng đặc biệt SFR (Special Function Register): Thanh ghi byte nhớ hay từ nhớ Có một đòa chỉ, thường gán cho tên gắn liền với vài chức cụ thể Các ghi nội phần RAM nội Do ghi có đòa Có 21 ghi có chức đặc biệt Trong có số ghi có khả đònh đòa chỉbit Hầu hết ghi chức đặc biệt truy xuất cách sử dụng đònh đòa chỉđòa chỉtrực tiếp +4 ghi port P0, P1, P2, P3 : dùng cho port xuất nhập P0, P1, P2 P3 +6 ghi cho time TMOD, TCON, TH0, TL0, TH1, TL1: dùng cho timer0 timer +2 ghi cho port nối tiếp SBUF, SCON : dùng cho port nối tiếp) +2 Thanh ghi dùng cho ngắt IE, IP : dùng cho ngắt +1 ghi trỏ liệu ngòai DPTR: ghi buyte DPH +DPL dùng truy xuất nhớ ngòai +1 ghi tích lũy A : ghi dùng nhiều Chứa kết phép tóan +1 Thanh ghi phụ B : Dùng chung với chứa A lệnh nhân chia Ngoài ghi B dùng ghi phụ R +1thanh ghi đếm chương trình PC (Program Counter) : Là ghi byte, chỉra đòa chỉcủa lệnh thực Đối với 89c51, bắt đầu đòa chỉcủa lện 0000h Ta thay đổi giá trò đếm chương trình + ghi điều khiển nguồn PCON (Power Control) : dùng cho việc tăng đôi tốc độ baud port nối tiếp thiết lập chế độ giảm nguồn (power down) + ghi trỏ ngăn xếp SP (Stack Pointer): Nội dung ghi SP đỉnh hành Stack ( vùng stack có 32 byte. Nếu ta không khởi tạo stack thì nó mặc đònh là 07h). Tốt nhất là ta khai báo vùng stack lớn hơn 2FH + ghi từ trạng thái chương trình PSW (Program Status Word) Đòa chỉ byte – đòa chỉ bit A8: Đ/c byte ghi IE = đ/c bit bo ( bit LSB ) cuûa IE MOV A, 26H; chuyển byte liệu từ đòa byte ( of Ram ) 26H vào ghi tích lũy A SETB 26H; lập bit có đ/c bit 26, ( tức bit b6 đ/c byte 24 lên Ta có 3 cách để xác đònh đòa chỉ bit trong 1 câu lệnh: - đòa chỉđã biết trước SETB 0E7H - Sử dụng toán tử dot (.) đòa chỉbyte vò trí bit SETB ACC.7 - Sử dụng ký hiệu tiền đònh nghóa JNB TI,$ 2. Bộ nhớ ngòai 89C51 cho phép mở rộng bộ nhớ chương trình ngoài 64K ROM, bộ nhớ dữ liệu ngoài RAM 64K ROM RAM thêm vào cần Khi dùng nhớ ngoài, nhớ bò vô hiệu hoá Khi nhớ ngòai sử dụng, port không làm nhiệm vụ port xuất nhập mà trở thành byte đòac chỉthấp A0-A7 byte liệu D0-D7 đa hợp Port dùng làm byte đòa chỉcao Memory cycle A8-A15 AD0-AD7 Address Address Data Trong ½ chu kỳ đầu chu kỳ nhớ, byte thấp đòa chỉđược cung cấp P0 chốt nhờ tín hiệu ALE Mạch chốt 74CH373 giữ cho byte thấp đòa chỉổn đònh chu kỳ nhớ ½ chu kỳ sau nhớ, P0 sử dụng làm bus liệu liệu đọc hay ghi Các IC giao tiếp ngọai vi thêm vào để mở rộng khả xuất nhập Chúng trở thành phần không gian nhớ liệu ngòai TRUY XUẤT BỘ NHỚ NGÒAI Truy xuất bộ nhớ chương trình 89C51 ngòai P0 EA ALE 74CH373 D Q EPROM D0D7 A0A7 G A8A15 P2 , OE PSEN Hình 1.4 Kết nối nhớ chương trình ngòai Bộ nhớ chương trình nhớ đọc, cho phép tín hiệu PSEN, PSEN = cho phép thực thi chương trình chứa nhớn ROM ngòai Truy xuất bộ nhớ dữ liệu ngòai Bộ nhớ liệu nhớ đọc/ghi cho phép tín hiệu RD WR chân P3.7 P3.6 Lệnh dùng để truy xuất nhớ liệu MOVX, sử dụng trỏ liệu 16 bit DPTR R0, R1 làm ghi chứa đòa 89C51 RAM D0-D7 P0 EA D 74CH373 Q A0-A7 G ALE A8-A15 P2 RD OE WR W Ví dụ : Gửi giá trò 50 vùng RAM bên có đ/c 16 bit 50 1234h RAM A DPL 34h DPH 12h RAM 1234h 89c51 Nạp giá trò 50 vaøo ghi A MOV A, # 50 Cho ghi DPTR chứa đòa 1234h MOV DPTR , # 1234h Gửi : MOVX @ DPTR, A Dữ liệu phải để ghi A; Đòa phải để ghi DPTR Giải mã đòa chỉ Việc giải mã đòa chỉđược thực có nhiều Eprom, Ram Rom Ram ngòai kết nối với 89c51 Việc giải mã thực vi mạch 74138 ùc không gian nhớ chương trình và dữ liệu gối đầu nhau Một RAM chiếm không gian nhớ chương PSEN trình vàtới dữngõ liệurabằng nốicác chân OE cổngcách AND có ngõ vào và RD RAM /WR /W /RD /PSEN /OE Hình 1.7 Không gian nhớ chương trình liệu gối cho phép RAM ghi Mạch nhớ liệu đọc nhớ chương trình liệu Vậy chương trình nạp vào RAM (bằng cách vào RAM nhớ liệu) thực thi ( cách truy xuất nhớ chương trình) ... TỔNG QUAN - Sơ lược trình hình thành phát triển VĐK -Từ Vi xử lý đến Vi Điều khiển - Cấu trúc chung Vi Điều khiển Chương 1: CẤU TRÚC PHẦN CỨNG INT INT0 Timer 2(8052/8032) Timer1 Timer0 serial... 89C 51 serial port P3 TXD* RXD* ĐẶC ĐIỂM PHẦN CỨNG - KB ROM noäi - 12 8 Byte RAM noäi - Port xuất /nhập I/O bit - giao tiếp Giao tiếp nối tiếp - đònh thời 16 bit - 64 KB nhớ chương trình ( nhớ chương. .. register 12 8 byte RAM 8032/8052 ROM 0K-80 31/ 8032 4K-80 51 8K-8052 Time 8032/8052 Time 12 8 byte RAM Time CPU oscillatior bus control EA RST I/O port ALE PSEN P0 P1 P2 address/data Hình 1. 9 Cấu trúc