kiến trúc mày tính nhóm 15

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI KHOA CÔNG NGHỆ THÔNG TIN  ĐỀ TÀI:NGHIÊN CỨU TÌM HIỂU VI MẠCH TRUYỀN TIN NỐI TIẾP USART 8251A GIÁO VIÊN:NGUYỄN THANH HẢI NHÓM THỰC HIỆN:NHÓM 15 SINH VIÊN THỰC HIỆN: CÁP TRỌNG HIỆP ĐOÀN ĐỨC TRUNG ĐOÀN ĐỨC KHẢI ĐOÀN TIẾN DŨNG Đề Tài Kiến Trúc Máy Tính Tên đề tài: Nghiên cứu tìm hiểu vi mạch truyền tin nối tiếp USART 8251A (Universal Synchronous-Asynchronous Receiver-Transmitter) Nội dung yêu cầu: Trình bày đặc điểm, chức tổng quát USART 8251A, sơ đồ chân, chức chân, sơ đồ khối, chức khối, ghi 8251A để thấy nguyên lý làm việc Ӏ.Đặc điểm USART-8251 (Universal Synchronous/Asynchronous Receiver Transmitter)   USART-8251 mạch giao diện vào/ra khả lập trình hãng Intel Các tính chủ yếu mạch bao gồm: Hoạt động hai chế độ đồng không đồng - Chế độ đồng : Phát: 8251A bắt đầu phát liệu sau CPU nạp từ SYNC khơng tín hiệu để phát, ghi đệm phát trống mà CPU không nạp ký tự 8251A tự động thêm từ SYNC vào phát Thu: Khi đồng thực từ bên trong, lệnh ENTER HUNT phải lập trình từ lệnh đầu tiên, việc khiến 8251A dò từ SYNC dòng liệu đến, sau dò USART chấm dứt chế độ HUNT máy thu tình trạng đồng hóa, chân SYNDET lên cao để báo cho μP biết Hoạt động đồng với mã – bits, ký tự đồng nội từ bên ngồi, có chế độ đồng tự động • - Chế độ khơng đồng bộ: • Ở chế độ truyền bất đồng máy thu dò ngưng hoạt động tự động mà khơng cần điều khiển CPU Kết thúc liên lạc, TxD line trở trạng thái nghỉ.Trạng thái logic bit D0 (Tx Enable) cho phép máy truyền xong ký tự nạp vào ghi có lệnh dừng • Hoạt động khơng đồng với mã – bits, hệ số xung nhịp 1, 16 64 lần tốc độ Baud, tạo ký tự tạm dừng; với 1, 1 bits Stop, phát lỗi bit Start ký tự Break (tạm dừng) • Tốc độ truyền cực đại chế độ đồng 64K baud, chế độ cận đồng 19,2 K baud • Hoạt động truyền nhận liệu song công, với hai đệm truyền nhận riêng biệt • Phát lỗi truyền : chẵn lẻ, sai khung, overrun • Hoạt động tương thích với vi xử lý họ Intel • Tất tín hiệu vào tương thích logic TTL ӀӀ Chức tổng quát USART 8251 ✜Cấu hình chức mạch USART-8251 uyển chuyển nhờ thiết lập phần mềm Trong môi trường trao đổi liệu, giao diện nối tiếp thực việc biến đổi liệu song song hệ thống thành dạng liệu nối tiếp để gửi biến dạng liệu nối tiếp thu nhận thành liệu song song để CPU đọc vào Tất nhiên, thực công việc biến đổi, USART-8251 tự động bỏ thêm vào bit ký tự đồng chức kỹ thuật thu phát thơng tin Chính nhờ vậy, giao diện CPU USART-8251 hoàn toàn minh bạch, đơn gửi hay nhận byte liệu ✜Truyền nối tiếp với liệu chuyển thành bit, sử dụng dây dẫn để truyền liệu., cách truyền nối tiếp thường sử dụng khoảng cách truyền xa, phải sử dụng dây dẫn nhập xuất liệu ✜Dạng biểu diễn song song sử dụng dây dẫn riêng rẽ bit truyền Ví dụ: Nếu hệ số sử dụng số 8-bit cần dây song song Chi phí tốn hơn, bù lại toàn bit truyền xung đồng hồ, tốc độ cực nhanh Cách chuyền song song thường truyền khoảng cách ngắn ví dụ thiết bị phòng từ máy tính sang máy in ӀӀӀ Sơ đồ nối chân USART 8521 D2 D3 RxD GND D4 D5 D6 D7 TxC WR CS CD RD RxRDY 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 D1 D0 Vcc RxC RTS DTR DSR RESET LCK TxD TxEMPTY CTS SYNDET/BD TxRDY * USART 8251A chế tạo kỹ thuật NMOS có 28 chân, tốc độ truyền liệu lên tới 64 Kpbs Khác với 6402, 8251A tất liệu đến từ P qua Bus liệu (Data Bus) nối với chân D7 - D0 1.Chức chân a Nhóm tín hiệu ghép nối với vi xử lý gồm: - CS (chân 11) nối với giải mã địa (A1 - An) để chọn hai ghi (A0 điều khiển trạng thái, A0 = đệm số liệu) - C/D (chân 12) nối với đường dây địa A0 để chọn hai cặp ghi - WR (chân 10) nối với đường dây WR vi xử lý - RD (chân13) nối với đường dây RD vi xử lý - CLK (chân 20) nối với đường dây CLK vi xử lý Reset (chân 21) nối với đường dây Reset vi xử lý - D0 - D7 (chân 27, 28, 1, 2, 5, 6, 7, 8) nối với đường dây số liệu D0-D7 vi xử lý b Nhóm tín hiệu ghép nối với Modem: - DTR (chân 24), RTS (chân 23) - DSR (chân22), CTS (chân 17) c Nhóm tín hiệu ghép nối với đường dây truyền - nhận khối ghép nối: - TxEMPTY (chân 18) ghi đệm truyền rỗng - TxD (chân 19) cho số liệu truyền - RxD (chân 3) cho số liệu nhận - TxRDY (chân 15) báo số liệu truyền sẵn sàng - RxRDY (chân 14) báo số liệu nhận sẵn sàng - Syn/Break : đồng bộ/ đứt dòng tin d Nhóm tín hiệu ghép nối với máy phát xung nhịp: - TxC : nhịp truyền - RxC : nhịp nhận   IV Sơ đồ khối  Trong đó: CS : Chip Select - chọn vi mạch RD : Read - đọc WR : Write - ghi C/D : Control/Data - điều khiển/số liệu CLK : Clock - Nhịp D0-D7 : Data bus I/O - Bus liệu vào/ra TxC : Transmit Clock - Nhịp truyền RxC : Receiver Clock Nhịp nhận RST : Reset - Xóa DTR : Data Terminal Ready - Số liệu TBĐC sẵn sàng DSR : Data Set Ready - Bộ số liệu sẵn sàng RTS : Request To Send - yêu cầu gởi CTS : Clear To Send - Xóa gởi TxD : Transmit Data - Số liệu truyền RxD : Receiver Data - Số liệu nhận TxRDY : Transmit Ready Sẵn sàng truyền RxRDY : Receiver Ready Sẵn sàng nhận TxEMTY : Transmit Register Emty - Thanh ghi truyền rỗng 1.Chức khối: - Bộ đệm liệu Là đệm trạng thái hai chiều với độ rộng bits dùng làm giao diện CPU mạch 8251 Dữ liệu gửi hay nhận qua đệm thực lệnh INPut hay lệnh OUTput CPU Các từ lệnh (Command Word), từ điều khiển (Control Word) hay thông tin trạng thái chuyển qua đệm liệu Thanh ghi trạng thái lệnh (Command Status Register), ghi liệu (Data Out Register) ghi liệu vào (Data In Register) ghi độc lập kết nối BUS liệu hệ thống thông qua đệm liệu - Khối điều khiển modem (Modem Control) : Vi mạch 8251 có tập tín hiệu vào/ra sử dụng để đơn giản hoá việc phối ghép với MODEM Các tín hiệu khối chức điều khiển Modem tạo nhằm mục đích hồn tồn tương thích với tín hiệu điều khiển trao đổi thông tin thông qua thiết bị Modem cần thiết Đó tín hiệu DSR (Data Set Ready), DTR (Data Terminal Ready), RTS (Request To Send), CTS (Clear To Send) - Bộ đệm truyền (Transmitter Buffer) : Đệm phát tiếp nhận liệu song song từ đệm liệu, chuyển đổi thành chuỗi bits nối tiếp, chèn thêm ký tự bit thích hợp cần thiết kỹ thuật truyền tin gửi chuỗi bits đầu phát TxD theo sườn xuống xung nhịp phát TxC Khối phát bắt đầu công việc tín hiệu CTS = “0” dừng với trạng thái giữ nguyên TxE “0” hay CTS = “1” - Bộ điều khiển truyền (Transmitter Control) Khối điều khiển phát giám sát toàn hoạt động liên quan đến truyền liệu nối tiếp Khối có nhiệm vụ chấp nhận tạo tất cảc tín hiệu tương ứng để thực việc tuyền liệu - Bộ đệm nhận (Receiver Buffer) Đệm thu thu nhận liệu nối tiếp chuyển đổi thành liệu song song sau loại bỏ ký tự bit tương ứng sử dụng kỹ thuật thu phát thơng tin Tín hiệu thu đưa qua chân RxD dịch chuyển vào ghi đệm thu theo sườn lên xung RxC - Khối logic điều khiển đọc ghi : Khối nhận tín hiệu cung cấp từ Bus điều khiển hệ thống tạo tín hiệu điều khiển cho toàn hoạt động 8251 - Bộ điều khiển nhận (Receiver Control) Khối có chức quản lý tất hoạt động liên quan đến nhận, bao gồm chức sau: + Ngăn chặn lỗi nhận liệu 8251, xác định mức thấp đường RxD trạng thái không sử dụng (điều kiện ngắt) hay trạng thái liệu thấp Trước bắt đầu nhận kí tự nối tiếp, mức phải có đường RxD sau tín hiệu Reset Sau nhận kiểm tra để phát bit thấp (Start bit) để xác định trạng thái bắt đầu nhận liệu Chức hoạt động chế độ cận đồng thực lần sau lần Reset + Ngăn chặn sai Start bit xung nhiễu tức thời, điều khiển nhận lấy mẫu start bit cạnh xuống xác nhận lại lần khoảng bit + Phát lỗi chẵn lẻ liệu nhận thiết lập bit thông báo lỗi tương ứng ghi trạng thái + Trong chế độ cận đồng phát lỗi sai khung khơng tìm thấy bit stop sau byte liệu vừa nhận V Các ghi chip 8251A : Các ghi điều khiển: dùng để nhận thực lệnh từ CPU ( gồm điều khiển ) a Thanh ghi điều khiển đường dây (Line Control Register) : Thanh ghi dùng để SET thông số liên lạc Mỗi bit ghi có ý nghĩa mơ tả sau: Bit Ý nghĩa Hai bit dùng để xác định chiều dài từ Số bit Stop Cho phép kiểm tra chẳn lẻ Chọn kiểm tra chẳn lẻ Chọn bit chẳn lẻ Ngắt Bit truy xuất chốt số liệu b Thanh ghi điều khiển modem: (Modem Control Register) Thanh ghi điều khiển tín hiệu bắt tay gởi từ UART Mỗi bit ghi mô tả sau : Bit Chữ viết tắt Tên gọi DTR RST Dữ liệu trạm cuối sẵn sàng Yêu cầu gởi OUT1 Ngõ OUT2 Ngõ LOOP Kiểm tra chế độ vòng lặp c Thanh ghi cho phép ngắt : (Interrupt Enable Register ) Tám bit ghi cho phép kiểu điều khiển ngắt tác động lên "chip ngắt" ngõ INTRPT Khi RESET bit từ đến ghi này, ta bỏ kiểu ngắt hệ thống Khi SET bit từ đến 3, ta chọn kiểu ngắt cho phép BIT KIỂU NGẮT Cho phép ngắt để thu liệu Cho phép ngắt báo vùng đệm phát rỗng Cho phép ngắt báo trạng thái đường dây Cho phép ngắt báo trạng thái Modem Bằng Bằng Bằng Bằng d Thanh ghi chốt số chia BAUD_RATE: BAUD_RATE cài đặt phụ vào ghi mà số chúng phải chia xung nhịp 1.8432 MHz Kết cho tần số 16 lần BAUD_ RATE Hai ghi mang byte: byte chốt số chia có nghĩa thấp (LSB), byte chốt số chia có nghĩa cao (MSB) Những số chia dùng để tạo tốc độ theo BAUD_RATE khác BAUD_RATE DECEMAL HEX MSB LSB 50 100 300 1200 2400 4800 9600 2304 1152 384 96 48 24 12 900 480 180 60 30 18 0C 0 0 00 80 80 60 30 18 0C Các ghi trạng thái: dùng để thông báo cho CPU biết trạng thái USART hay USART làm gì(gồm ghi trạng thái) a Thanh ghi trạng thái đường dây(Line Status Register): ghi tường trình đến CPU thông tin trạng thái chuyển biến liệu b Thanh ghi trạng thái Modem: (Modem Control Register):Thanh ghi cho thông tin trạng thái đường bắt tay c Thanh ghi đặc tính ngắt: (Interrupt Identification Register):Thanh ghi cung cấp thơng tin trạng thái hành ngắt phát 3 Các ghi đệm: (gồm ghi) a Thanh ghi đệm thu: Thanh ghi lưu giữ ký tự sau vừa nhận Mỗi lần đọc, ghi trạng thái đường dây thị vùng đệm thu rỗng nhận ký tự khác Nếu ký tự thứ hai nhận trước ký tự thứ đọc xong, lỗi tràn thông báo b Thanh ghi lưu giữ phần phát: Thanh ghi lưu giữ phần phát lưu lại ký tự để chuẩn bị phát Ký tự đặt vào chương trình người viết Thanh ghi trạng thái đường dây thông báo ký tự vừa phát Địa XF8 XF8 XF8 XF9 XF9 XFA XFB XFC XFD XFE Thanh ghi chọn Thanh ghi đệm phát Thanh ghi đệm thu Thanh ghi chốt số chia LSB Thanh ghichốt số chia MSB Thanh ghi cho phép ngắt Thanh ghi đặc tính ngắt Thanh ghi điều khiển đường dây Thanh ghi điều khiển modem Thanh ghi trạng thái đường dây Thanh ghi trạng thái modem VI.Vận hành nguyên lý làm việc USART 8251A -Khởi động 8251A   Reset chip Ghi vào ghi chọn chế độ byte (từ CPU) để chon giao thức mong muốn -Phát ký tự    Để phát ký tự, bit TxEN ghi điều khiển phải logic chân CTS phải mức thấp: Đợi chân TxRDY lên cao bit TxRDY ghi trang thái Ghi ký tự cần phát vào ghi đệm phát USART tự đông thêm bit start, stop, kiểm tra chắn lẻ Ký tự phát nối tiếp Trên đường TxD với bit LSB phát trước, bit dời ngồi có canh xuống xung đồng hồ TxC với vận tốc 1, 1/16, 1/64 tần số xung đồng hồ -Thu ký tự Để thu1 ký tự đông thời kiểm tra lỗi ký tự này, cần phải thực bước sau:     Đợi chân RxRDY lên bit RxRDY ghi trang thái Đọc trạng thái lỗi từ ghi trạng thái Đọc ký tự từ ghi đệm thu Reset trạng thái lỗi cách ghi bit ER=1 (D4) ghi command ...Đề Tài Kiến Trúc Máy Tính Tên đề tài: Nghiên cứu tìm hiểu vi mạch truyền tin nối tiếp USART 8251A (Universal Synchronous-Asynchronous... thiết bị phòng từ máy tính sang máy in ӀӀӀ Sơ đồ nối chân USART 8521 D2 D3 RxD GND D4 D5 D6 D7 TxC WR CS CD RD RxRDY 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 D1 D0 Vcc RxC RTS... 8) nối với đường dây số liệu D0-D7 vi xử lý b Nhóm tín hiệu ghép nối với Modem: - DTR (chân 24), RTS (chân 23) - DSR (chân22), CTS (chân 17) c Nhóm tín hiệu ghép nối với đường dây truyền -