Điện tử viễn thông chuong 2 cau truc va hoat dong cua 80x86 khotailieu

Nguyên tắc làm việc của Intel 80x86 Phạm Thế Duy (ptduy@yahoo.com) Sơ đồ khối ADDRESS UNIT (AU) ADDRESS LATCH AND DRIVER PHYSICAL ADDRESS ADDER OFFSET ADDER SEGMENT BASE PREFETCH PROCESSOR EXTENTION INTERFACE BUS CONTROL SEGMENT SEGMENT LIMIT SIZE CHECK DATA TRANSCEIVERS BYTE PREFETCH QUEUE BUS UNIT (BU) ALU REGISTER CONTROL LIMIT CHECK EXECUTION UNIT (EU) DECODER INSTRUCTION QUEUE INSTRUCTION DECODER INSTRUCTION UNIT (IU) Khối tạo địa (AU)   AU đảm bảo việc quản lý, bảo vệ nhớ, tuỳ theo chế độ địa chương trình sử dụng loại địa logic khác nhau, AU có nhiệm vụ chuyển địa logic quản lý chương trình phần mềm thành địa vật lý, cung cấp tới BU để giao tiếp với bên Địa vật lý địa cung cấp trực tiếp cho nhớ vào ra, địa logic giá trị chương trình quản lý sử dụng để tạo địa vật lý, địa đoạn (segment) địa độ dời (offset) Khối giao tiếp BUS (BU)    BU cung cấp tín hiệu địa chỉ, liệu điều khiển để truy cập nhớ vào Khối cho phép giao tiếp với đồng xử lý vi xử lý khác Chức quan trọng BU tự động kích hoạt q trình lấy lệnh từ nhớ tiền truy cập lệnh (Prefetch) BU cịn có chức cho phép q trình lấy lệnh từ nhớ thực song song với trình khác nhớ hàng đợi lệnh byte (Prefetch queue) Các địa mà AU tạo cung cấp tới cài (Address Latch) định thời cung cấp bên thời điểm thích hợp Dữ liệu truyền với CPU chuyển qua cổng đệm hai chiều (Data Transceivers) Khối giải mã lệnh (IU)    Lệnh BU lấy vào hàng đợi, IU lấy lệnh lấy trước giải mã chuyển tới hàng đợi lệnh giải mã (Decoded Instruction queue) để EU thực Với chức giải mã lệnh, lệnh ngồi nhớ mã hố ngắn có thể, IU tạo tín hiệu điều khiển cần thiết từ mã lệnh Bằng cách sử dụng giải mã lệnh, dung lượng nhớ hệ thống yêu cầu hơn, thời gian lấy lệnh giảm ngắn Khối thực lệnh (EU)    EU thực lệnh xử lý liệu mà IU giải mã, giao tiếp liệu với bên ngồi thơng qua BU Các khối chức EU bao gồm: - Bộ điều khiển (Control) thực việc điều khiển việc thực lệnh EU - ALU khối thực phép tốn số học logic, cấu trúc ALU thơng thường có hai ngõ vào nhận hai tốn hạng ngõ cung cấp kết Các ghi sử dụng làm nơi lưu trữ liệu, sử dụng phép tính, giá trị địa cho phép EU lấy tốn hạng từ bên ngồi Các ghi của 80286 Các ghi đa năng: AX, BX, CX, DX, DI, SI, BP, SP  Các ghi đoạn: CS, DS, ES, SS  Thanh ghi cờ (Flags)  Các ghi đặc biệt: IP, MSW  Các ghi đa (16bit)   Có thể sử dụng chứa liệu 16 bit Có thể chia hai phần bit truy cập riêng rẽ Các ghi đa   AX (Accumulator) chứa cho lệnh nhân chia MUL BL ; AX = AL * BL BX (Base): Sử dụng làm ghi địa sở MOV AL,[BX] ;chép nội dung ô nhớ BX giữ địa chỉ MOV AH,[BX+03] ;chép nội dung ô nhớ có địa chỉ [BX+3] vào AH   MOV CH,[BX+DI+9] CX (Counter): Sử dụng làm đếm số vòng lặp LOOP N ;trừ CX 1, chuyển tới nhãn N CX ≠0 DX (Data): Làm ghi chứa liệu lệnh nhân chia 16 bit Làm ghi giữ địa cổng vào MUL BX ; DX AX = AX*BX OUT DX,BL ; chuyển BL cổng có địa chỉ DX Các ghi đa (tiếp)    DI (Destination Index): ghi số đích – giữ địa đích liệu lệnh ch̃i Làm ghi địa MOV AH,[DI] ;chuyển nội dung ô nhớ có địa chỉ chứa DI vào AH MOV BH,[DI+7] ;Chuyển nội dung ô nhớ [DI+7] vào ghi BH MOVSB ; Chuyển nội dung [SI] vào địa chỉ [DI] SI (Source Index): ghi số nguồn – giữ địa nguồn liệu lệnh chuỗi Làm ghi địa MOV AH,[SI] MOV BH,[SI+7] MOVSW BP (base pointer): ghi trỏ sở – Làm ghi địa MOV AL,[BP] MOV AH,[BP+03] MOV CH,[BP+DI+9] AX BX CX 3F1C 0023 0000 DX FCA1 CS SS DS 1000 1243 2000 ES 1AB3 BP SP AB12 34CD SI 1234 DI 5678 IP 0008 DECODE A19 : 10007 A0 D7 : FFFFF FFFFE FFFFD A19 : A0 F4 D0 D7 : D0 MEMR LOW RD MEMW HIGH WR hlt Inst Queue F4 36 25 19 : : : : 20023 20022 20021 1C 7D 12 20020 29 : : : : 10008 10007 10006 8A F4 07 10005 10004 10003 10002 10001 10000 88 42 39 27 98 45 : : 00001 00000 : : 95 23 AX BX CX 3F1C 0023 0000 DX FCA1 CS SS DS 1000 1243 2000 ES 1AB3 BP SP AB12 34CD SI 1234 DI 5678 IP 0008 Inst Queue F4 EXECUTE FFFFF FFFFE FFFFD hlt A19 : A0 A19 : A0 D7 : D7 : D0 D0 MEMR RD MEMW WR 36 25 19 : : : : 20023 20022 20021 1C 7D 12 20020 29 : : : : 10008 10007 10006 8A F4 07 10005 10004 10003 10002 10001 10000 88 42 39 27 98 45 : : 00001 00000 : : 95 23 Chu kỳ máy -Machine Cycle Machine Cycle Timing Diagram M1 M2 M3 M1 Address Bus 10005 10006 20023 10007 Data Bus 88 07 1C F4 fetch fetch _ IOR IOW Control Bus _ MEMR MEMW fetch execute mov [bx],al execute hlt M1 M2 M3 M1 10005 10006 20023 10007 _ IOR IOW Control Bus _ MEMR MEMW Address Bus D D D D D D D D Định thời vi xử lý Processor Timing Biểu đồ định thời bộ vi xử lý cho chu kỳ lấy lệnh thứ nhất của lệnh mov [bx],al M1 T1 T2 T3 CLOCK _ IOR IOW _ MEMR MEMW Address Bus Data Bus 10005 88 Biểu đồ định thời bộ vi xử lý cho chu kỳ lấy lệnh thứ hai của lệnh mov [bx],al M2 T1 T2 T3 CLOCK _ IOR IOW _ MEMR MEMW Address Bus Data Bus 10006 07 Biểu đồ định thời bộ vi xử lý cho chu kỳ thực lệnh mov [bx],al M3 T1 T2 T3 CLOCK _ IOR IOW _ MEMR MEMW Address Bus Data Bus 20023 1C Biểu đồ định thời bộ vi xử lý cho chu kỳ lấy lệnh thứ nhất của lệnh Halt M1 T1 T2 T3 CLOCK _ IOR IOW _ MEMR MEMW Address Bus Data Bus 10007 F4 Biểu đồ định thời bộ vi xử lý cho một lệnh đọc bộ nhớ bất kỳ T1 T2 T3 CLOCK _ IOR IOW _ MEMR MEMW Address Bus Data Bus memory address data in Biểu đồ định thời bộ vi xử lý cho một lệnh ghi bộ nhớ bất kỳ T1 T2 CLOCK _ IOR IOW _ MEMR MEMW Address Bus Data Bus memory address data out T3 Biểu đồ định thời bộ vi xử lý cho một lệnh đọc I/O bất kỳ T1 T2 T3 CLOCK _ IOR IOW _ MEMR MEMW Address Bus Data Bus port address data in Biểu đồ định thời bộ vi xử lý cho một lệnh ghi I/O bất kỳ T1 T2 CLOCK _ IOR IOW _ MEMR MEMW Address Bus Data Bus port address data out T3 Định thời sai cho việc ghi bộ nhớ T1 T2 CLOCK _ IOR IOW _ MEMR MEMW Address Bus memory address Data Bus data out T3 ... WR 36 25 19 : : : : 20 023 20 022 20 021 13 7D 12 20 020 29 : : : : 10008 10007 10006 8A F4 07 10005 10004 10003 100 02 10001 10000 88 42 39 27 98 45 : : 00001 00000 : : 95 23 AX BX CX 3F1C 0 023 0000... WR 36 25 19 : : : : 20 023 20 022 20 021 13 7D 12 20 020 29 : : : : 10008 10007 10006 8A F4 07 10005 10004 10003 100 02 10001 10000 88 42 39 27 98 45 : : 00001 00000 : : 95 23 AX BX CX 3F1C 0 023 0000... WR 36 25 19 : : : : 20 023 20 022 20 021 13 7D 12 20 020 29 : : : : 10008 10007 10006 8A F4 07 10005 10004 10003 100 02 10001 10000 88 42 39 27 98 45 : : 00001 00000 : : 95 23 AX BX CX 3F1C 0 023 0000