ĐIỆN tử VIỄN THÔNG chuong 4 1 ghep noi he thong vi xu ly 8086 voi bo nho khotailieu

CHƯƠNG 4: GHÉP NỐI HỆ THỐNG VI XỬ LY Phạm Thế Duy ptduy@yahoo.com GHÉP NỐI HỆ THỐNG VI XỬ LY  Giới thiệu về bộ nhớ  Ghép nối vi xử lý với bộ nhớ Các thuật ngữ về bộ nhơ  Dung  lượng Kbit, Mbit, Gbit  Tổ chức bộ nhớ  Các đường địa chỉ - Address lines  Các đường dữ liệu - Data lines  Tốc  độ/ Định thời: Speed / Timing Thời gian truy cập - Access time  Khả ghi dữ liệu - Write ability  ROM  RAM Các loại bộ nhơ ROM  Mask Rom  PROM – OTP  EPROM – UV_EPROM  EEPROM  Flash memory Các loại bộ nhơ RAM  SRAM  DRAM  NV-RAM  SRAM – CMOS  Internal lithium battery  Control circuitry to monitor Vcc Các vi mạch nhơ - Memory Chip  8K SRAM  to be specific:  8Kx8 bits SRAM A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A 10 A 11 A 12 OE WE CS1 CS2 I/O0 I/O I/O I/O I/O I/O I/O I/O 6264 Sơ đồ khối 6264 Bảng mô tả hoạt động của 6264 Vi mạch nhơ ROM 2764  8K EPROM  Dung lượng:  8Kx8 bits EPROM A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A 10 A 11 A 12 G P C VPP Q0 Q Q Q Q Q Q Q 2764 Sơ đồ khối 2764 Chip enable Output enable Định thời đọc bộ nhơ và vào của CPU 8088 Processor Timing Diagram of 8088 (Minimum Mode) for Memory or I/O Read T1 T2 T3 T4 CLOCK DT/R ALE AD7 - AD0 A7 - A0 A15 - A8 A19/S6 - A16/S3 A19 - A0 from 74LS373 to memory D7 - D0 (from memory) A15 - A8 A19 - A16 S6 - S3 A19 - A0 from 74LS373 IO/M RD DEN if I/O ACCESS this is HIGH, if MEMORY ACCESS this is LOW boộ nhơ Will the circuit be able to perform memory read? ;Giả sử các giá trị của các ghi là: ;BX = 1234, DS = 9000 MOV AL, [BX] Định thời đọc bộ nhơ vơi các bộ cài 74373 Processor Timing Diagram of 8088 (Minimum Mode) for Memory or I/O Read (with 74373) T1 T2 T3 T4 CLOCK DT/R ALE AD7 - AD0 A7 - A0 A15 - A8 A19/S6 - A16/S3 A19 - A0 from 74LS373 to memory D7 - D0 (from memory) A15 - A8 A19 - A16 S6 - S3 A19 - A0 from 74LS373 IO/M RD DEN if I/O ACCESS this is HIGH, if MEMORY ACCESS this is LOW Minimum Mode What about Data read and write D7 - D0 DEN DT / R AD7 - AD0 D7 - D0 GND A15 - A8 OE LE Q7 - Q0 74LS373 D7 - D0 GND 8088 A19/S6 - A16/S3 OE LE Q7 - Q0 GND RD OE LE MEMORY 74LS373 D7 - D4 D3 - D0 ALE A7 - A0 A15 - A8 A19 - A16 Q7 - Q4 Q3 - Q0 74LS373 RD IO / M WR WR Minimum Mode A7 - A0 DEN DT / R E DIR AD7 - AD0 A15 - A8 A19/S6 - A16/ S3 RD OE LE A7 - A0 A15 - A8 A19 - A16 Q7 - Q0 MEMORY 74LS373 D7 - D4 D3 - D0 GND ALE OE LE Q7 - Q0 74LS373 D7 - D0 GND 8088 OE LE D7 - D0 74LS245 D7 - D0 GND B7 - B0 Q7 - Q4 Q3 - Q0 74LS373 RD IO / M WR WR Processor Timing Diagram of 8088 (Minimum Mode) for Memory or I/O Read (with 74245) T1 T2 T3 T4 CLOCK DT/R ALE D7 - D0 D7 - D0 (from memory) from memory to 74LS245 AD7 - AD0 A7 - A0 A15 - A8 A19/S6 - A16/S3 A19 - A0 from 74LS373 to memory garbage A15 - A8 A19 - A16 S6 - S3 A19 - A0 from 74LS373 IO/M RD DEN D7 - D0 from 74LS245 if I/O ACCESS this is HIGH, if MEMORY ACCESS this is LOW Minimum Mode A7 - A0 DEN E DT / R DIR AD7 - AD0 OE LE A15 - A8 GND A19/S6 - A16/ GND RD OE LE A7 - A0 A15 - A8 A19 - A16 Q7 - Q0 MEMORY 74LS373 D7 - D4 D3 - D0 S3 ALE OE LE Q7 - Q0 74LS373 D7 - D0 8088 D7 - D0 74LS245 D7 - D0 GND B7 - B0 Q7 - Q4 Q3 - Q0 74LS373 RD IO / M WR WR Minimum Mode A7 - A0 DEN E DT / R DIR AD7 - AD0 OE LE A15 - A8 GND OE LE A19/S6 - A16/ GND ALE RD OE LE A7 - A0 A15 - A8 A19 - A16 Q7 - Q0 MEMORY 74LS373 D7 - D4 D3 - D0 S3 Q7 - Q0 74LS373 D7 - D0 8088 D7 - D0 74LS245 D7 - D0 GND B7 - B0 Q7 - Q4 Q3 - Q0 74LS373 RD IO / M WR WR Minimum Mode A7 - A0 DEN E DT / R DIR AD7 - AD0 8088 OE LE A15 - A8 D7 - D0 Simplified DrawingGNDof 8088 Minimum Mode OE LE A19/S6 - A16/ S3 GND ALE RD D7 - D0 D7 - D0 Q7 - Q0 A7 - A0 A7 - A0 74LS245 D7 - D0 GND B7 - B0 74LS373 A19 - A16 MEMORY 74LS373 Q7 - Q4 D3 - D0 Q3 - Q0 LE A15 - A8 Q7 - Q0 D7 - D4 OE A15 - A8 A19 - A16 74LS373 MEMR RD MEMW WR IO / M WR Tính vùng địa chỉ cho từng bộ nhơ A23 to A0 (HEX) AAAA 1111 9876 AAAA 1111 5432 AAAA 1198 1000 AAAA 7654 AAAA 3210 0000 0000 0000 0000 0000 0000 ffff 1111 1111 1111 1111 1111 AAAA 2222 3210 74LS138: Bộ giải mã 3- Logic Diagram Select Inputs A B C ‘138 Enable Inputs E1 E2 E3 Outputs Bảng hoạt động của 74LS138 Xếp tầng các 74LS138 để tăng số đường giải mã  74138 tác động một ngõ với một trạng thái nhị phân gõ vào  Có thể xếp tầng các 74138 để tăng số đường giải mã cho hệ thống  Chú ý mỗi tần tín hiệu sẽ có thời gian trễ lan truyền Điều này có thể làm ảnh hưởng tới định thời hoạt động của hệ thống Xếp tầng các 74138 SEL0 A13 A14 A15 A B C ‘138 E1 SEL1 SEL5 E2 E3 Logic High A0 A1 A2 SEL7 A B A B OUT A000 OUT A001 IN A002 IN A003 IN A004 IN A005 E2 IN A006 E2 OUT A006 E3 IN A007 E3 OUT A007 E1 MEMW A0 A1 A2 A000 A001 ‘138 Logic High IN IN C MEMR C ‘138 E1 Logic High OUT A002 OUT A003 OUT A004 OUT A005 Các bộ giải mã hiện đại  Giải mã các mainboard máy tính thường sử dụng các chip giải mã thông dụng hoặc các PLD  Các bộ giải mã thông dụng 74138 ... NMI A A A A A A 8088 A A A A A9 10 11 12 13 14 15 16 / S3 17 / S4 18 / S5 19 / S6 SSO DEN DT / R IO / M RD INTR WR ALE INTA Các chân nguồn và GND  Vcc – chân 40  Gnd – chân và 20 Các chân... A 12 EF1 CSYNC 8088 RDY1 CLK A 13 A 14 A 15 A 16 / S3 AEN1 A 17 / S4 A 18 / S5 A 19 / S6 RDY2 READY SSO AEN2 DEN DT / R IO / M ASYNC RD WR INTR ALE INTA Minimum Mode DEN DT / R AD7 - AD0 A15... hoạt động của 62 64 Vi mạch nhơ ROM 27 64  8K EPROM  Dung lượng:  8Kx8 bits EPROM A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A 10 A 11 A 12 G P C VPP Q0 Q Q Q Q Q Q Q 27 64 Sơ đồ khối 27 64 Chip enable Output