CTMT TRAC NGHIEM tủ tài liệu bách khoa

BỘ ĐỀ TRẮC NGHIỆM MƠN: CẤU TRÚC MÁY TÍNH CHƯƠNG 1: GIỚI THIỆU CHUNG (17 câu) [Q][B] Trình tự xử lý thơng tin máy tính điện tử là: A CPU -> Đĩa cứng -> Màn hình B Nhận thơng tin -> Xử lý thông tin -> Xuất thông tin C CPU -> Bàn phím -> Màn hình D Màn hình -> Máy in -> Đĩa mềm [Q][D] Hệ thống nhớ máy tính bao gồm: A Cache, Bộ nhớ B Bộ nhớ ngoài, ROM C Đĩa quang, nhớ D Bộ nhớ trong, nhớ [Q][D] Hệ thống vào/ra máy tính khơng bao gồm đồng thời thiết bị sau: A Đĩa từ, Loa, Đĩa CD-ROM B Màn hình, RAM, máy in C CPU, chuột, máy quét ảnh D ROM, RAM, ghi [Q][C] Theo định luật Moore, số lượng transistor tăng gấp đôi sau mỗi: A 22 tháng B 20 tháng C 18 tháng D 16 tháng [Q][B] Máy tính hệ sử dụng A Bán dẫn (transitor) B Đèn chân khơng (Vacuum tube) C Mạch tích hợp (IC) D VLSI circuits [Q][A] Máy tính hệ sử dụng A Bán dẫn (transitor) B Đèn chân không (Vacuum tube) C Mạch tích hợp (IC) D VLSI circuits [Q][C] Máy tính hệ sử dụng A Bán dẫn (transitor) B Đèn chân khơng (Vacuum tube) C Mạch tích hợp (IC) D VLSI circuits [Q][D] Máy tính hệ sử dụng A Bán dẫn (transitor) B Đèn chân không (Vacuum tube) C Mạch tích hợp (IC) D VLSI circuits [Q][A] Kiến trúc máy tính Von Newman A SISD (Single Instruction Stream – Single Data Stream) B SIMD (Single Instruction Stream – Multiple Data Stream) C MISD (Multiple Instruction – Single Data Stream) D MIMD (Multiple Instruction – Multiple Data Stream) [Q][D] Tên mã hệ CPU Intel từ đến A Ivy Bridge, Sandy Bridge, Clarkdale, Haswell B Sandy Bridge, Ivy Bridge, Clarkdale, Haswell C Clarkdale, Ivy Bridge, Sandy Bridge, Haswell D Clarkdale, Sandy Bridge, Ivy Bridge, Haswell [Q][B] Intel 8086 vi xử lý A bit B 16 bit C 12 bit D 32 bit [Q][A] CPU gồm thành phần sau: A CU, ALU, registers, CPU internal bus B ALU, registers, ROM RAM, CPU internal bus C CU, RAM, ghi đệm liệu địa chỉ, CPU internal bus D CU, ALU, Main memory, Stacks [Q][A] Bộ nhớ ROM dùng để lưu: A lệnh liệu hệ thống B lệnh liệu hệ thống người dùng C công thức cho ALU D địa nhớ nhớ [Q][B] Bộ nhớ RAM dùng để lưu: A lệnh liệu người dùng B lệnh liệu hệ thống người dùng C công thức cho ALU D lệnh khởi động máy tính [Q][C] Bus hệ thống bao gồm bus sau đây: A bus C, bus D, bus E B bus A, bus B, bus C C bus A, bus D, bus C D.Tất [Q][A] Cấu trúc máy tính Von Neumann có đặc điểm: A lệnh thực B nhớ riêng cho chương trình liệu C bus riêng cho chương trình liệu D Tất sai [Q][D] Cấu trúc máy tính Harvard có đặc điểm: A hỗ trợ nhiều lệnh truy cập nhớ B nhớ riêng cho chương trình liệu C bus riêng cho chương trình dữliệu D Tất CHƯƠNG 2: KHỐI XỬ LÝ TRUNG TÂM (10 câu) [Q][B] Bộ điều khiển CU CPU nhận tín hiệu sau để làm việc: A lệnh từ nhớ chính, kết phép tính từ ALU, xung đồng hồ B lệnh từ ghi lệnh, cờ trạng thái từ ALU, xung đồng hồ C lệnh từ ghi lệnh, kết phép tính từ ALU, xung đồng hồ D Tất A, B, C [Q][C] Các ghi CPU dùng để lưu: A q trình tính tốn CPU B tập lệnh điều khiển CPU C lệnh liệu cho CPU xử lý D Tất [Q][B] Thanh ghi AX dùng để lưu: A số lệnh đưa vào CPU B toán hạng vào kết C địa ô nhớ chứa lệnh thi hành D địa nhớ chứa kết phép tính [Q][B] Bộ đếm chương trình PC(Program Counter) dùng để: A chứa số lệnh đưa vào CPU B chứa địa ô nhớ lệnh C đếm số toán hạng phép tính D Tất sai [Q][B] Con trỏ lệnh IP (Instruction Pointer) dùng để: A chứa số lệnh đưa vào CPU B chứa địa ô nhớ lệnh C đếm số tốn hạng phép tính D Tất sai [Q][D] Thanh ghi lệnh IR dùng để: A lưu lệnh thi hành B nhận lệnh từ ghi đệm liệu C chuyển tiếp lệnh đến điều khiển D Tất [Q][A] Thanh ghi địa nhớ MAR dùng để: A làm giao diện CPU Address Bus B lưu địa nhớ kết phép tính C lưu địa ô nhớ cờ trạng thái D Tất [Q][A] Thanh ghi đệm liệu MBR dùng để: A làm giao diện CPU Data Bus B lưu địa nhớ kết phép tính C lưu địa ô nhớ cờ trạng thái D Tất [Q][B] Con trỏ ngăn xếp SP dùng để lưu: A địa đáy ngăn xếp B địa đỉnh ngăn xếp C địa phần tử ngăn xếp D Tất sai [Q][C] Các bit cờ ghi trạng thái FR chia thành loại: A cờ nhớ cờ nhớ phụ B cờ rẽ nhánh cờ logic C cờ trạng thái cờ điều khiển D cờ ưu tiên cờ thứ cấp CHƯƠNG 3: TẬP LỆNH MÁY TÍNH (38 câu) [Q][C] Bus nội CPU nối với Bus hệ thống: A nối trực tiếp B qua ghi tạm C qua ghi đệm MAR MBR D không nối với bus hệ thống [Q][B] Lệnh ADD R1,A (trong R1 ghi A địa nhớ) có dạng tốn hạng: A địa B 1,5 địa C địa D địa [Q][D] Lệnh ADD A, B, C (A, B, C địa nhớ) có dạng toán hạng: A địa B 1,5 địa C địa D địa [Q][D] Lệnh ADD R1, R2 (R1, R2 ghi) có dạng tốn hạng: A địa B 1,5 địa C địa D địa [Q][C] Lệnh ADD R1, A (trong R1 ghi A địa nhớ có nội dung M[A]) tiến hành phép tính: A R1