bai-giang-thiet-bi-ngoai-vi-va-ky-thuat-ghep-noi-chuong-1-bui-quoc-anh

Ch.1 Kiến trúc hệ VXL – MT ƒ Kiến trúc thiết bị hệ kinh điển, hệ nhúng ƒ Kiến trúc hệ máy tính ‘Hi Performance’ - desktop ƒ Hoạt động hệ thống P&I-Ch1:Architecture 1.1 Kiến trúc Hệ VXL, Máy tính kinh điển – Embedded systems 1.1.1 Sơ đồ: phần: - CS, - Ngoại vi & - Interface P&I-Ch1:Architecture 1.1.1 a Central Sub System – CS: + CPU: Central Processing Unit: • Khái niệm: Là điều khiển trung tâm, thực công việc giao đặt nhớ chương trình cách thực phép xử lý lên biến nhị phân điều khiển thiết bị ngoại vi • Cơng việc bao gồm: – Tìm lệnh, giải mã lệnh, [tìm tốn hạng, xử lý cất kết quả], – In/Out với port kiểu Interrupt DMA để điều khiển thiết bị ngoi vi P&I-Ch1:Architecture ắc trng Specifications: ã Kớch thước toán hạng (bit): 4, 8, 12, 16, 32, 64 • Tốc độ xử lý: Mips, clock multiplier, • Kiến trúc: – RISC (Reduced Instruction Set Computer)vs CISC (Complex Instruction Set Computer), – DSP – Digital Signal Processor, – Micro Controller (All in one) • Pinning/Signalling (Data/Address - Mux, Control bus, IRQ, HRQ, RD/WR ), • Register set, • Instruction set – Addressing Modes, • Power: Slow/ sleep/ power down modes • P&I-Ch1:Architecture + Memories (Semiconductor): K/n & ROM: Khái niệm: • Lưu thơng tin (ch/tr số liệu) dạng nhị phân, • Dung lượng lớn (upto 100s Mega bit), tốc độ truy nhập nhanh (downto ns access time) – Physically: tính chất vật lý nào? • ROMs: Mask ROM, PROM, EPROM, EAROM, OTROM, NonVolatile mem, • Là nhớ đọc, lưu thơng tin điện, • Package : byte • Access time:100 120ns • Ghi/nạp nội dung: T/bị chuyên dùng (ROM Burner /Programmator) • Shadow ROM?: copy nội dung từ ROM sang DRAM khởi P&I-Ch1:Architecture động Memories (Semiconductor): SRAM ắ Lu thông tin tạm thời, không lu đợc điện, đọc ghi đợc, [Read/Write Mem] ¾ Static RAM: ¾ nhanh (80 ns), ¾ byte/nibble package, ắ mật độ byte/chip nhỏ (upto 64/256 KB/ chip), ắ đắt, tiêu thụ công suất nhiều, ắ CMOS RAM: chậm tiêu thụ cực ít, less W Vdụ: MC 146818 RealTimeClock-CMOS RAM ắ Dùng hệ nhỏ, cache memory P&I-Ch1:Architecture Memories (Semiconductor): DRAM Dynamic RAM: DRAM: ƒ Tèc ®é/Access time (50-70ns), [10 20ns] Pre-fetched ƒ MËt ®é bit/chip >> (1 Gbit/chip – 1996, Korea), ƒ bit package => DRAM bank, Tiêu thụ công suất nhỏ Thông tin lu đợc 10ms => refreshing DRAM với chu kú @ 7,5ms => phøc t¹p ƒ Dïng h có dung lợng nhớ lớn: máy tính, máy chñ P&I-Ch1:Architecture Memories (Semiconductor): FLASH & Others Flash memory: EAROM typed, đọc đợc, xoá bank, ghi lại đợc byte Thông tin lu đợc 20 nm, dùng nhiều ti tơng lai: BIOS, diskchip, USB stick Mem Serial EAROM/FLASH: dïng ®Ĩ l−u configuration, dïng bus I2C (Philips) Ví dụ ứng dụng : thẻ vi mạch, TV, Dual [Quad] Ported RAM: Switching Sys., PGA RAM-DAC: VGA, VoiceChip PCMCIA P&I-Ch1:Architecture Memories (Semiconductor): Logically: Bé nhí chøa th«ng tin gì? ƒ Program memory: ƒ chøa ch/tr đợc thực Data memory: biÕn ngÉu nhiªn, ƒ biÕn cã cÊu tróc, ƒ sè liệu có kiểu truy nhập đặc biệt FIFO, LIFO (Stack memory) P&I-Ch1:Architecture + Controllers: [Optional], vi mạch, nâng hiệu nang (performance) hệ thống, bao gồm: ã Bộ điều khiển u tiên ngắt PIC Priority Interrupt Controller, Intel 8259A ƒ Bé ®iỊu khiĨn truy nhËp trùc tiÕp bé nhí DMAC – Direct memory Access Controller, Intel 8237A ƒ Timer: mạch tạo khoảng thời gian, PITProgrammable Interval Timer, Intel 8254 Mạch quản trị nhớ: MMU- Memory Management Unit, sau này, thờng đợc built on chip với CPU Bus controller/Arbitor ƒ P&I-Ch1:Architecture 10