Xây dựng một ALU 4 bit thực hiện các phép tính toán học và logic

Thí Nghiệm Thiết Kế Mạch Số Xây dựng ALU 4-bit thực phép tính tốn học logic Mục đích Thực chức logic: AND, OR, NOT, NAND, NOR, XOR, XNOR - Độ dài toán hạng 4-bit - Các ngõ nhập function-select gồm có: M , S0 ,S1 ,S2 ,S3 - Các tác vụ ALU thực cho bảng S3 H H L L L L L H S2 L H L H H L H L S1 H H L L L L H L S0 H L L H L H L H M H H H H H H H H Chức A.B A+B ~A ~B ~(A.B) ~(A+B) A(+)B ~(Ai (+) Bi) Tác vụ AND OR NOT NOT NAND NOR XOR XNOR Bảng 1: Bảng chức ALU cần thiết kế Sơ đồ khối ALU 4-bit Thiết kế ALU Ta dùng nguyên tắc "chia để trị" để thiết kế ALU Các module hoá thiết kế thành phần nhỏ hơn, dễ quản lý tái sử dụng Cách tiếp cần giúp thứ có tính hệ thống phát triển hệ thống phức tạp ALU 4-bit ALU 1-bit Nếu xét cấu trúc, ta xem ALU n-bit cấu thành từ n ALU 1-bit Như để thiết kế ALU 4-bit, ta cần thiết kế ALU 1-bit Sau đó, ghép nối ALU 1-bit lại với để tạo thành ALU 4-bit Mỗi ALU 1-bit gọi bit-slice Cách có tính sử dụng lại cao dùng nhiều kỹ thuật thiết kế phần cứng, chẳng hạn thiết kế nhớ Để thiết kế bit-slice, có nhiều cách khác Một cách viết bảng thật để thiết kế Bảng có ngõ nhập (M, S3 , S2 , S1, S0, C0, Ai, Bi) hai ngõ xuất Fi Ci+1 Cách viết tay cơng phu, hiệu ALU gồm A v L Nếu xét chức năng, ta phân ALU thành hai phần chuyên biệt, logic tốn học Sau đó, dùng MUX 2:1 để kết hợp hai khối Cách có ưu điểm thiết kế khối nhỏ dễ so với thiết kế bit-slice, vốn cần thiết kế ALU hồn chỉnh Hình sau thể sơ đồ khối bit-slice ALU thực theo ý tưởng này: Sơ đồ khối ALU phân theo chức Những việc cần làm: Thiết kế MUXNhững việc sau nên làm trước:  Thiết kế MUX: phận dùng nhiều nên thiết kế sẵn Sau thiết kế, ghi lại chi tiết vào báo cáo thí nghiệm  Thiết kế phận xử lý logic: lựa cách sau, nhiên phải nêu nguyên nhân lại chọn cách Sử dụng cổng logic MUX 4:1  Thiết kế phận xử lý toán học: dùng nhiều cách khác Cách dùng lại module thiết kê trước Full Adder Khi cần quan tâm đến xử lý đầu vào dùng cho cộng Như hình 3, ta cần thiết kế thêm hai thành phần A logic B logic Hai hành phần có chức đưa tín hiệu thích hợp tùy thuộc tín hiệu nhập S1 S0 Để thiết kế hai thành phần này, cách thông dụng dùng bảng thật, sau dùng bảng Karnaugh để tối ưu hóa hàm kết quả, thực Verilog với dạng instance cổng Sơ đồ khối xử lý tóan học S1 S0 Ai Xi (A logic ) S1 S0 Bi Yi ( B logic ) 0 0 0 0 1 1 0 0 1 1 1 1 1 1 Bảng 2: Bảng thật cho hai khối A logic B logic Thực phép tính tốn học: Mạch cộng bit: Đây mạch cộng song song hàng cộng lúc nhiên cấu trúc mạch bit tổng khơng phải đồng thời phép cộng bit cao chậm phải chờ bit nhớ phép cộng trước đưa tới Tức có trì hỗn làm giảm tính đồng mạch Nếu thêm vào mạch cho phép cung cấp sẵn bit nhớ để phục vụ cho phép cộng hàng lúc khắc phục điểm Với cơng nghệ tích hợp cao, việc thêm mạch cung cấp sẵn bit nhớ trở nên dễ dàng mạch trở thành mạch cộng có số nhớ nhìn trước Một số IC làm phép cộng tồn phần kể 7480 (1bit), 7482 (2bit), 7483/LS83/283 (4bit) Ví dụ : xét qua IC 74LS83 Kí hiệu khối chân 74LS83 Trong số bit vào A4A3A2A1 B4B3B2B1 Số nhớ ban đầu C0 Vậy tổng C4S4S3S2S1, với C4 số nhớ phép cộng Ta nối chồng IC cộng lại với số bit gấp đơi Khi bit MSB (C4) tầng đầu nối tới ngõ vào nhớ ban đầu (C0) tầng sau Mạch logic 74LS83 Bảng thật mạch cộng bit 74LS83 Mạch trừ bit: Mạch trừ bit song song Trừ bit nối tiếp Mạch cộng trừ kết hợp Bây thêm vào số cổng logic cần thiết ta có mạch cộng hay trừ tuỳ theo ngõ vào điều khiển CT Khi CT = 0, cổng EXOR có ngõ thấp nên cho số B qua không bị đảo, tức mạch thực phép cộng Khi CT = 1, cổng EXOR có ngõ cao nên hoạt động cổng NOT, số B bị đảo, mạch thực phép cộng A + (-B) tức phép trừ Co3 bit LSB tổng vòng trở lại (qua cổng AND) Ci0; cho phép cộng nhiều bit Mạch cộng trừ dùng bù Ngoài cách dùng bù 1, ta dùng bù (lấy bù cộng thêm 1) để thực phép tốn trừ nhị phân kể số có dấu Cách sử dụng phổ biến VXL máy tính Hình 1.2 mạch cộng trừ số bit dùng bù Để ý mạch giống cách dùng bù bit nhớ cuối không cần đem tầng đầu Tổng hay hiệu dạng bù 2, muốn lấy kết phải chuyển trở lại Khi mạch cộng trừ nhị phân bit dùng bù sau : Hình 1.2 Mạch cộng trừ dùng bù Cộng số BCD Số BCD thực số nhị phân n bit có 10 tổ hợp trạng thái từ 0000 đến 1001 (biểu thị số thập phân tương ứng từ đến 9) nên cách cộng tương tự cổng số nhị phân nhiều bit Tuy nhiên tổng vượt 1001 tức tổng khơng số BCD nữa, ta phải cộng tổng với 0110 (số 610) tổng số BCD đồng thời số nhớ hàng cao tổng Ví dụ cộng số BCD sau: Mạch cộng số BCD bit số cần cộng A3A2A1A0 B3B2B1B0 cho tổng C3S4S3S2S1 (C3 hàng chục có) Nếu tổng đầu vượt ( từ 10 đến 18) cổng logic cho phép xác định hàng chục đồng thời tổng phải cộng thêm tầng 74LS83 thứ tổng cuối dạng BCD Nếu tổng không vượt (vẫn số BCD) tổng hàng chục khơng có nên 74LS83 thứ cộng tổng với 0, tổng khơng có thay đổi Ta ghép nhiều mạch cộng để có mạch cộng số BCD nhiều bit, việc nối ngõ hàng chục tầng đầu tới ngõ vào số nhớ Ci tầng sau Trừ số BCD Với phép trừ BCD, ta phải lấy bù số trừ làm phép cộng lại với số bị trừ Lấy bù số tức lấy trừ số Ở chương có nói rõ phép trừ BCD Ví dụ phép trừ BCD : – 2–6 Mạch trừ số BCD bit Mạch nhân số nhị phân Về ngun lí, phép cộng nhiều lần Cách nhân số nhị phân xin xem lại chương Mạch hình 2.3.25 minh hoạ cho mạch nhân số nhị phân bit A B Mạch gồm ghi dịch bit để chứa số nhận A, ghi dịch bit để chứa số nhân B, ghi dịch bit để chứa kết nhân (còn gọi tích luỹ : accumulator) cổng And tạo tích phần cặp bit cộng toàn phần để tạo tích cuối số nhớ tương ứng Cấu trúc mạch nhân số nhị phân Ví dụ phép nhân số A = 1101và B = 1011: Số nhân (A): 1101 (1310) Số bị nhân B : 1011 (1110) Tích phần 1101 1101 0000 1101 Tích cuối : 10001111 (14310) ... tạp ALU 4- bit ALU 1 -bit Nếu xét cấu trúc, ta xem ALU n -bit cấu thành từ n ALU 1 -bit Như để thiết kế ALU 4- bit, ta cần thiết kế ALU 1 -bit Sau đó, ghép nối ALU 1 -bit lại với để tạo thành ALU 4- bit. .. nhớ nhìn trước Một số IC làm phép cộng toàn phần kể 748 0 ( 1bit) , 748 2 ( 2bit) , 748 3/LS83/283 ( 4bit) Ví dụ : xét qua IC 74LS83 Kí hiệu khối chân 74LS83 Trong số bit vào A4A3A2A1 B4B3B2B1 Số nhớ... khối A logic B logic Thực phép tính tốn học: Mạch cộng bit: Đây mạch cộng song song hàng cộng lúc nhiên cấu trúc mạch bit tổng đồng thời phép cộng bit cao chậm phải chờ bit nhớ phép cộng trước