Ngân hàng đề thi môn học vi xử lý

Ngân hàng đề thi trắc nghiệm môn kỹ thuật vi xử lý Tài liệu tham khảo Ngân hàng đề thi trắc nghiệm môn lỹ thuật vi xử lý dùng cho hệ đại học từ xa ngành điện tử viễn thông số tin chỉ 4 dành cho các bạn sinh viên chuyên ngành viễn thông học tập và ôn thi tốt môn kỹ thuật vi xử lý

Km10 ng Nguy n Trãi, Hà ông-Hà Tây Tel: (04).5541221; Fax: (04).5540587 Website: http://www.e-ptit.edu.vn ; E-mail: dhtx@e-ptit.edu.vn

c Chu i các bit 0 và 1 n m trong vi x lý

d Chu i các bit 0 và 1 cung c p cho vi x lý đ nó th c hi n đ c m t ch c n ng s c

b ng truy n thông tin gi a các kh i m ch c a h th ng vi x lý

c Thi t b v n chuy n thông tin gi a các kh i m ch c a h th ng vi x lý

a Trong c ng vào ra

b Thông qua Bus d li u

c Thông qua Bus đ a ch

d Thông qua các c ng vào ra

24/ truy c p b nh CPU cung c p đ a ch gì cho b nh

43/ Tr c khi th c hi n ch ng trình ng t, CPU 80286 s th c hi n các công vi c:

a L u giá tr trong các thanh ghi đo n vào đ nh ng n x p

b L u giá tr trong các thanh ghi CS, IP và thanh ghi c vào đ nh ng n x p

c L u giá tr trong các thanh ghi ch s vào đ nh ng n x p

d L u giá tr trong các thanh ghi đa n ng vào đ nh ng n x p

44/ Trong h th ng 80286 sau khi l y d li u t ng n x p thanh ghi con tr ng n x p s

46/ Các l nh nào sau đây là các l nh ch d n h p d ch

a Model, Stack , Data, Code

49/ Cho bi t khi vi t ch ng trình h p ng theo khung ch ng trình sau, ch ng trình d ch

b Giá tr trong m t thanh ghi

c Giá tr trong m t ô nh có đ a ch mã hoá trong l nh

d Giá tr n m trong m t ô nh có đ a ch gi trong m t thanh ghi

52/ Trong ch đ đ a ch t ng đ i ch s , d li u s d ng trong l nh n m trong m t ô nh có

đ a ch b ng

a Giá tr ch a trong thanh ghi BX ho c BP

b Giá tr ch a trong thanh ghi DI ho c SI

c Giá tr ch a trong BX ho c BP c ng v i giá tr ch a trong DI ho c SI

d Giá tr ch a trong thanh ghi DI ho c SI c ng v i m t s đ d i

53/ Sau khi th c hi n l nh MOV AL,00 s xác đ nh đ c:

a Không c nào b thay đ i

57/ Các l nh truy n d li u v i vào ra (IN và OUT) và các l nh truy n d li u v i b nh :

a Có tín hi u đi u khi n gi ng nhau, s bit đ a ch cung c p gi ng nhau

b Có tín hi u đi u khi n khác nhau và s bit đ a ch cung c p khác nhau

c Có tín hi u đi u khi n khác nhau và s bit đ a ch cung c p gi ng nhau

d Có tín hi u đi u khi n gi ng nhau, s bit đ a ch cung c p khác nhau

58/ Gi s AX=2; BX=3 sau l nh ADC AX,BX thì:

68/ Sau l nh LOOP các giá tr nào có th b thay đ i

73/ Sau khi th c hi n đo n ch ng trình sau:

mov ax, VALUE

add si, OFFSET TABLE

mov ax, cs:[si]

a i u khi n ch ng trình s chuy n t i nhãn TABLE

b i u khi n ch ng trình s đ c chuy n t i nhãn ZERO

c i u khi n ch ng trình s chuy n t i nhãn TWO

d i u khi n ch ng trình s chuy n t i nhãn ONE

75/ Khác l nh JMP tr c khi chuy n đi u khi n ch ng trình qua v trí m i l nh CALL s :

A21

CS_SRAM 2 CS_SRAM1

A B G

Y0 Y1 Y2 Y3

74LS08

1 2

3

b C 03 m ch còn l i đ u có th s d ng đ c

c

CS_EPROM A22

A23

CS_SRAM1

CS_SRAM 2 NC

Y0 Y1 Y2 Y3

A B G

Y0 Y1 Y2 Y3

3 2

b Không đi u khi n đ c

c Truy n d li u theo m t chi u

d Truy n d li u theo hai chi u

99/ N u c p cho 8255 các tín hi u: CS=1; A1=0; A0=1; RD=0; WR=1 thì s có th :

104/ m t c ng ra c a 8255 trong ch đ 1 tín hi u INTR s tác đ ng m c 1 khi:

a OBF=1; ACK=0; INTE=1

b OBF=1; ACK=1; INTE=0

c OBF=0; ACK=1; INTE=1

d OBF=1; ACK=1; INTE=1

105/ T đi u khi n 0000 0010B là t đi u khi n gì c a 8255:

a T đi u khi n xoá bit PC1 c a c ng C

b T đi u khi n ch đ 0 v i c ng B là ngõ vào, các c ng còn l i là ngõ ra

c T đi u khi n ch đ 2 v i các c ng là ngõ ra

d T đi u khi n l p bit PC1 c a c ng C

106/ T đi u khi n đ c ng A output, c ng B input, PC0-PC3 input, PC4-PC7 output ch đ 0

120/ Bit ESD trong t ch đ c a 8251 s d ng đ :

a Xác đ nh có cho phép ki m tra ch n l không

123/ Trong các h th ng vi đi u khi n thì:

a CPU, b nh và vào ra n m trong m t chip

b CPU, b nh và vào ra đ u là các chip riêng

c Ch có CPU và b nh n m trong m t chip

d Ch có CPU và vào ra n m chung m t chip

124/ S l ng c ng vào ra song song c a 8051 là:

130/ Trong các l nh nhân và chia, 8051 s d ng các thanh ghi nào?

a Thanh ghi B và thanh ghi R0

b Thanh ghi A và thanh ghi R0

c Thanh ghi A và thanh ghi B

d Thanh ghi R0 và R1

131/ Các bit RS0 và RS1 trong thanh ghi PSW c a 8051 s d ng đ :

a Reset l i các giá tr trong b nh RAM

b Reset l i ho t đ ng c a h th ng

c Chuy n bank thanh ghi

d Chuy n các giá tr trong các thanh ghi vào RAM

132/ Trong các l nh MOVX c a 8051 thanh ghi DPTR có th s d ng đ :

a Chuy n đi u khi n ch ng trình khi m t bit b ng 1

b Chuy n đi u khi n khi bit t 0 lên 1

c Chuy n đi u khi n ch ng trình khi bit b ng 0

d Chuy n đi u khi n ch ng trình khi nh h n

134/ Các thanh ghi đ m c a các b đ nh th i (timer) c a 8051 có đ dài là:

a 8 bit

b 16 bit

c 24 bit

a m gi m t t t c các bit b ng 1 v giá tr thi t l p

b m t ng t giá tr thi t l p lên t t c các bit b ng 1 và quay v 0

b Chuy n timer qua ch đ đ m s ki n

c Báo timer đã đ m đ giá tr mong mu n

d Báo timer đã tràn

143/ Trong ch đ 2 b đ m timer c a 8051 s có giá tr b ng bao nhiêu khi c TF đ c l p?

a 00H

b Giá tr kh i đ ng

c FFH

d 11H

144/ Trong ch đ counter ngu n clock cung c p cho b đ m timer c a 8051 s đ c l y t :

a T ngu n c p clock riêng c a timer

b C ba đáp án còn l i đ u sai

c B dao đ ng bên trong 8051

d T m t chân bên ngoài c a 8051

145/ timer 1 c a 8051 ho t đ ng trong ch đ 1 đ nh th i cho phép ch y t bên trong b ng

a Thanh ghi SBUF

b Trong thanh ghi A

c Thanh ghi SCON

d Trong thanh ghi B

148/ Khi ghi d li u t i thanh ghi SBUF c a 8051 thì

a D li u truy n t bên ngoài t i c ng n i ti p s không b nh h ng

b D li u nh n t bên ngoài truy n t i c ng n i ti p s b m t

c C ba đáp án còn l i đ u sai

d D li u ch đ c ghi t i SBUF sau khi đã đ c h t các d li u đã nh n vào

149/ Trong ch đ 1 t c đ truy n nh n c a c ng n i ti p 8051 ph thu c vào các y u t nào?

a T c đ tràn c a Timer 0 và bit SMOD

b T c đ tràn c a Timer 1 và bit SMOD

c T n s c a dao đ ng cung c p t bên ngoài

a Chuy n giá tr t i ô nh 70H c a vùng nh ch ng trình vào A

b Chuy n giá tr 70H vào thanh ghi A

c Chuy n giá tr t i ô nh 70H c a b nh ngoài vào A

d Chuy n giá tr t i ô nh 70H c a RAM n i vào A

153/ L nh ANL C,07 c a 8051 th c hi n vi c

a C ba đáp án còn l i đ u sai

b Logic AND giá tr trong thanh ghi C v i 07

c Logic AND giá tr trong thanh ghi C v i giá tr trong ô nh 07

d Logic AND giá tr c C v i bit 07

154/ L nh MOVC A,@A+DPTR c a 8051 th c hi n vi c:

a L y n i dung ô nh có đ a ch A+DPTR trong b nh RAM ngoài vào A

b L y n i dung ô nh có đ a ch A+DPTR trong b nh ROM bên ngoài vào A

c L y n i dung ô nh có đ a ch A+DPTR trong b nh ROM n i vào A

d L y n i dung ô nh có đ a ch A+DPTR trong b nh RAM n i vào A

155/ Trong đo n ch ng trình 8051 sau l nh MOV DPTR,#TAB thì DPTR s có giá tr b ng: ORG 0

b Gi m R2 và chuy n đi u khi n t i nhãn AGAIN khi R2 khác 0

c Gi m R2 và chuy n đi u khi n t i nhãn AGAIN khi R2 b ng 0

d Gi m R2 và chuy n đi u khi n t i nhãn AGAIN

177/ Kh i HOST trong TPU c a MC68332 s d ng đ :

a CPU đi u khi n ho t đ ng c a TPU

b C ba đáp án còn l i đ u đúng

c TPU đi u khi n m i ho t đ ng c a nó

d TPU giao ti p v i thi t b bên ngoài

178/ Ch c n ng PMA c a TPU trong MC68332 đ c s d ng đ :

a Truy n nh n n i ti p theo ki u SPI

b Truy n nh n n i ti p theo ki u UART

a Ô nh FFFF9F00H mang giá tr c a A2