Lập trình hệ thống nhúng cơ bản mạch tuần tự

LẬP TRÌNH HỆ THỐNG NHÚNG CƠ BẢN Chương 04: Mạch Tuần Tự GV: Email: Nguyễn Ngọc Tú Tu.NN79@gmail.com Mạch „ Logic tổ hợp: ‰ ‰ ‰ ‰ NNTu Ngõ xuất phụ thuộc vào ngõ vào Có thể thực phép tốn thơng dụng u cầu phân lớp nhiều cấu trúc Ưu điểm chi phí khả linh động Hê Thớng Nhúng - Embedded Systems (W 2008) Mạch „ Logic tuần tự: ‰ ‰ ‰ NNTu Ngõ xuất phụ thuộc vào ngõ vào trạng thái cũ ngõ xuất Lưu thơng tin tính tốn, khơng cần thiết kế theo tầng lớp Cần số loại kiểu nhớ để ghi nhớ giá trị cũ Hê Thống Nhúng - Embedded Systems (W 2008) Mạch Mạch lưu trữ thông tin “Trạng thái” theo thời gian NNTu Hê Thống Nhúng - Embedded Systems (W 2008) Mạch tuần tự: khái niệm „ „ „ Ghi nhớ trạng thái cũ: xuất, nhập Ngõ xuất từ hệ thống truyền ngược lại cho hệ thống Phần tử lưu trữ - mạch lưu thông tin nhị phân: memory NNTu Hê Thống Nhúng - Embedded Systems (W 2008) Cơ chế đồng (Sync) – Bất đồng (Async) Có kiểu mạch tuần tự: „ Synchronous (latch mode – mạch lật): biến đổi theo bước thời gian không đổi Đồng tín hiệu xung theo thời gian clock „ Asynchronous (fundamental mode – mạch bản) : biến đổi dựa tín hiệu đầu vào theo thời gian, ngõ xuất biến đổi thời gian (clockless – khơng có xung) NNTu Hê Thống Nhúng - Embedded Systems (W 2008) Clock: xung NNTu Hê Thống Nhúng - Embedded Systems (W 2008) Mạch đồng bộ: Flip flops Flip-flops nhận liệu từ mạch tổ hợp xung đồng clock „ NNTu Hê Thống Nhúng - Embedded Systems (W 2008) Phần tử lưu nhớ Không thể thay đổi giá trị Cổng đảo Inverters Bộ đệm (Buffers) NNTu Hê Thống Nhúng - Embedded Systems (W 2008) Mô kiện rời rạc „ „ Để hiểu hoạt động mạch tuần tự, cần mô theo kiện rời rạc Các quy luật: ‰ Các cổng mô hình dạng lý tưởng thời gian trễ cố định ‰ Bất kỳ thay đổi ngõ vào coi nguyên nhân biến đổi ngõ xuất ‰ Những thay đổi ngõ xuất tạo sau khoảng thời gian trễ có thay đổi từ ngõ vào NNTu Hê Thống Nhúng - Embedded Systems (W 2008) 10 Những chọn lựa thay „ Các kiểu FF ‰ ‰ ‰ „ RS D JK Các dạng Triggering ‰ ‰ ‰ NNTu Khơng “kích” đổi (Untriggered , asynchronous) Kích mức (Level-triggered (C=1)) Kích cạnh/sườn (Edge-triggered (rising or falling edge of C)) Hê Thống Nhúng - Embedded Systems (W 2008) 31 Master-Slave RS FF Dạng kích mức NNTu Hê Thống Nhúng - Embedded Systems (W 2008) 32 Master-Slave RS FF S R CLK Q Q’ 0 1 1 X X 1 1 Q0 1 Q0 Q0’ 1 Q0’ Store Reset Set Disallowed Store M NNTu •C=1: M nhận giá trị mới, S giữ giá trị cũ •C=0, M không nhận liệu, S nhận liệu chuyển từ M sang S Hê Thống Nhúng - Embedded Systems (W 2008) 33 Master-Slave JK FF NNTu Hê Thống Nhúng - Embedded Systems (W 2008) 34 Flip-Flop theo mức „ Gắn D kích mức với SR kích mức, sử dụng clock với chu kỳ bù, ngược NNTu Hê Thống Nhúng - Embedded Systems (W 2008) 35 D Flip-Flop kích mức dương „ Dạng thêm cổng đảo cho xung D D Q S Q Q Q Q C C NNTu C Q R Hê Thống Nhúng - Embedded Systems (W 2008) 36 JK Flip-Flop kích mức dương NNTu Hê Thống Nhúng - Embedded Systems (W 2008) 37 Các ký hiệu chuẩn S S D D R R C C SR-latch NNTu S’R’-latch D-latch C=1 Hê Thống Nhúng - Embedded Systems (W 2008) D-latch C=0 38 Các ký hiệu chuẩn Master-Slave Flip Flops S S J J C C C C R R K K Triggered SR NNTu Triggered SR Triggered JK Hê Thống Nhúng - Embedded Systems (W 2008) Triggered JK 39 Các ký hiệu chuẩn Flip Flops kích cạnh/sườn D D J C C Triggered D NNTu C Triggered D K Triggered JK Hê Thống Nhúng - Embedded Systems (W 2008) J C K Triggered JK 40 Các bảng đặc trưng „ „ „ Định nghĩa thuộc tính luận lý cho flip-flop Q(t) – mơ tả trạng thái thời điểm t Q(t+1) – mô tả trạng thái thời điểm t+1 NNTu Hê Thống Nhúng - Embedded Systems (W 2008) 41 Các bảng đặc trưng JK Flip-Flop NNTu J K Q(t+1) Tác vụ 0 Q(t) Giữ Reset 1 Set 1 Q(t)’ Phần bù/đảo Hê Thống Nhúng - Embedded Systems (W 2008) 42 Các bảng đặc trưng SR Flip-Flop NNTu S R Q(t+1) Tác vụ 0 Q(t) Giữ Reset 1 Set 1 ? Không định nghĩa Hê Thống Nhúng - Embedded Systems (W 2008) 43 Các bảng đặc trưng D Flip-Flop D Q(t+1) Tác vụ 0 Set 1 Reset Công thức: Q(t+1) = D(t) NNTu Hê Thống Nhúng - Embedded Systems (W 2008) 44 Các bảng đặc trưng T Flip-Flop T Q(t+1) Operation Q(t) Hold Q(t)’ Complement JK Flip-Flop với J=K=T Công thức: Q(t+1) = T’Q(t) + TQ(t)’ NNTu Hê Thống Nhúng - Embedded Systems (W 2008) 45 ... 2008) Mạch Mạch lưu trữ thông tin “Trạng thái” theo thời gian NNTu Hê Thống Nhúng - Embedded Systems (W 2008) Mạch tuần tự: khái niệm „ „ „ Ghi nhớ trạng thái cũ: xuất, nhập Ngõ xuất từ hệ thống. .. ngược lại cho hệ thống Phần tử lưu trữ - mạch lưu thông tin nhị phân: memory NNTu Hê Thống Nhúng - Embedded Systems (W 2008) Cơ chế đồng (Sync) – Bất đồng (Async) Có kiểu mạch tuần tự: „ Synchronous... nhiều cấu trúc Ưu điểm chi phí khả linh động Hê Thớng Nhúng - Embedded Systems (W 2008) Mạch „ Logic tuần tự: ‰ ‰ ‰ NNTu Ngõ xuất phụ thuộc vào ngõ vào trạng thái cũ ngõ xuất Lưu thơng tin tính