Thiết kế, hệ thống hẹn giờ ,cho thiết bị điện
tuthienbao.com Giáo trình PHP Đồ án mạch logic GVHD:Nguyễn Thị Minh MỤC LỤC Trang 02 Lời nói đầu 1- 1- 1- 1- 1- 1- 1- 2- 2- 2- 2- 2- Phần 1: Cơ sở lý thuyết đề tài 03 Tổng quan mạch số Các hàm logic Mạch điện cổng TTL Mạch logic tổ hợp Mạch dãy Bộ đếm Bộ tạo xung clock IC NE555 03 04 07 12 23 28 38 Phần 2:Quá trình thiết kế nguyên lý hoạt động 41 Tổng quan đề tài Chức hệ thống hẹn cho thiết bị điện Sơ đồ khối hệ thống hẹn cho thiết bị điện Thiết kế chi tiết khối Sơ đồ nguyên lý hệ thống hẹn cho thiết bị điện 41 42 42 43 48 Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn Đồ án mạch logic GVHD:Nguyễn Thị Minh LỜI NÓI ĐẦU rong năm gần công nghệ vi điện tử phát triển mạnh mẽ Sự đời vi mạch cỡ lớn, cực lớn với giá thành giảm nhanh, khả lập trình ngày cao mang lại thay đổi sâu sắc ngành kỹ thuật điện tử Mạch số, mức độ khác thâm nhập vào tất thiết bị điện tử thông dụng chun dụng Vì mơn học: “Kỹ thuật số mạch lôgic” giúp sinh viên ngành điện tử tìm hiểu sâu sắc điện tử số, nắm vấn đề cốt lõi, tăng cường lực giải vấn đề kỹ thuật thực tế Sau học môn: “Kỹ thuật số mạch lôgic” hướng dẫn cô giáo Nguyễn Thị Minh em chọn đề tài: “Thiết kế hệ thống hẹn cho thiết bị điện” làm đồ án mơn học Với mục đích vận dụng kiến thức điện tử số học vào thiết kế toán ứng dụng thực tế Trong q trình thực đồ án khơng tránh khỏi sai sót, em mong nhận góp ý bảo thêm thầy cô bạn bè để hồn thiện cho đề tài Em xin chân thành cảm ơn cô giáo Nguyễn Thị Minh bảo tận tình trình thực đề tài này, cảm ơn tất ý kiến đóng góp thầy bạn bè T Sinh viên thực ! Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn Đồ án mạch logic GVHD:Nguyễn Thị Minh ĐỒ ÁN THIẾT KẾ MẠCH LOGIC Đề tài: “Thiết kế hệ thống hẹn cho thiết bị điện” Giáo viên hướng dẫn: Sinh viên thực hiện: Lớp: Nguyễn Thị Minh Nguyễn Đình Tuấn 46K-ĐTVT, Khoa Công Nghệ PHẦN 1: CƠ SỞ LÝ THUYẾT ĐỀ TÀI 1- Tổng quan mạch số Các mạch xử lý tín hiệu mức cao thấp gọi mạch số Căn vào đặc điểm chức logic, phân loại mạch số thành hai loại chính: mạch tổ hợp mạch dãy 1- 1.1 Mạch tổ hợp Là mạch mà tín hiệu phụ thuộc vào tín hiệu vào Phương trình tín hiệu mạch: Yj = fj( X1, X2, … Xn ); j = 1÷ m Trong mạch có n đầu vào, m đầu Các Xi (i = 1÷n ) tín hiệu vào, tín hiệu Yj (j = 1÷ m) tín hiệu X = { X1, X2, , Xn } : Tập tín hiệu vào Y = { Y1, Y2, , Ym } : Tập hợp tín hiệu Lúc mơ hình tốn học hình 1.1,a mơ tả cách tổng quát hình 1.1,b X1 Y1 X2 X3 Xn Mạch tổ hợp Y2 Y3 X Mạch tổ hợp Y Ym 1.1,a 1.1,b Hình 1.1: Mơ hình tốn học mạch tổ hợp 1- 1.2 Mạch dãy Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn Đồ án mạch logic GVHD:Nguyễn Thị Minh Là mạch có tín hiệu phụ thuộc khơng vào tín hiệu vào mà phụ thuộc trạng thái mạch, nghĩa mạch có lưu trữ, nhớ trạng thái Trong mạch dãy trạng thái đầu ổn định thời điểm xét không phụ thuộc vào trạng thái đầu vào thời điểm mà phụ thuộc vào trạng thái thân mạch điện thời điểm trước (trạng thái trong).Cấu trúc mạch hình 1.2 X1 X2 Xi - - Mạch tổ hợp Y1 YL Mạch nhớ W1 Z1 Z2 Zi WK Hình 1.2: Sơ đồ khối mạch dãy Xét hình 1.2, X(x1, x2, , xi) tín hiệu đầu thời điểm xét tn, Z(z1, z2, , zj) tín hiệu đầu tn, W (w1, w2, , wk) tín hiệu đầu vào mạch nhớ tn (tức tín hiệu kích đồng FF), Y(y1, y2, , yL) tín hiệu mạch nhớ tn (tức trạng thái FF) 1- Các hàm logic 1- 2.1 Hàm AND a Ký hiệu: Ký hiệu cổng AND hình 1.3 Hình 1.3: Ký hiệu cổng AND b Bảng chân lí: Ta có bảng chân lí hàm AND sau (bảng 1.1): A 0 1 B 1 Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện Z 0 SVTH: Nguyễn Đình Tuấn Đồ án mạch logic GVHD:Nguyễn Thị Minh Bảng 1.1: Bảng chân lí hàm AND c Phương trình đầu ra: Từ bảng chân lí ta có phương trình tổng quát đầu hàm AND sau: f (x1,x2, , xn) = x1.x2 xn ; n = 1, 2, 3, Trong đó: f đầu ra, xi đầu vào Hàm AND hàm có nhiều đầu vào có đầu 1- 2.2 Hàm OR a Ký hiệu: Ký hiệu cổng OR hình 1.4 Hình 1.4: Ký hiệu cổng OR b Bảng chân lí: Ta có bảng chân lí hàm AND sau (bảng 1.2): A 0 1 B 1 Z 1 Bảng 1.2: Bảng chân lí hàm OR c Phương trình đầu ra: Từ bảng chân lí ta có phương trình tổng qt đầu hàm OR sau: f (x1, x2, , xn) = x1 + x2 + + xn ; n = 1, 2, 3, Trong đó: f đầu ra, xi đầu vào Hàm OR hàm có nhiều đầu vào có đầu 1- 2.3 Hàm NOT a Ký hiệu: Ký hiệu cổng NOT hình 1.5 Hình 1.5: Ký hiệu cổng NOT Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn Đồ án mạch logic GVHD:Nguyễn Thị Minh b Bảng chân lí: Ta có bảng chân lí hàm NOT sau (bảng 1.3): A Z Bảng 1.3: Bảng chân lí hàm NOT c Phương trình đầu ra: Từ bảng chân lí ta có phương trình tổng qt đầu hàm NOT sau: f (x) = x Trong đó: f đầu ra, x đầu vào Hàm NOT hàm có đầu vào đầu 1- 2.4 Hàm NOR a Ký hiệu: Ký hiệu cổng NOR hình 1.6 Hình 1.6: Ký hiệu cổng NOR b Bảng chân lí: Ta có bảng chân lí hàm NOR sau (bảng 1.4): A 1 B 1 0 Z 0 Bảng 1.4: Bảng chân lí hàm NOR c Phương trình đầu ra: Từ bảng chân lí ta có phương trình tổng qt đầu hàm NOR sau: f (x1, x2, , xn) = x1 + x2 + + xn ; với n = 1, 2, 3, Trong đó: f đầu xi đầu vào Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn Đồ án mạch logic GVHD:Nguyễn Thị Minh Hàm NOR hàm nhiều đầu vào có đầu 1- 2.5 Hàm NAND a Ký hiệu: Ký hiệu cổng NAND hình 1.7 Hình 1.7: Ký hiệu cổng NAND b Bảng chân lí: Ta có bảng chân lí hàm NAND sau (bảng 1.5): A 1 B 1 0 Z 1 Bảng 1.5: Bảng chân lí hàm NAND c Phương trình đầu ra: Từ bảng chân lí ta có phương trình tổng qt đầu hàm NAND sau: f (x1, x2, , xn) = x1.x2 xn ; với n = 1, 2, 3, Trong đó: f đầu ra, xi đầu vào Hàm NAND hàm nhiều đầu vào có đầu 1- Mạch điện cổng TTL (TRANSISTOR – TRANSISTOR - LOGIC) 1- 3.1 IC 74LS04: Mạch đảo a Sơ đồ chân: Sơ đồ chân 74LS04 hình 1.8 Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn Đồ án mạch logic GVHD:Nguyễn Thị Minh Hình 1.8: Sơ đồ chân IC 74LS04 b Cấu tạo: IC 74LS04 gồm cổng NOT tích hợp đế bán dẫn Đầu vào cổng NOT chân: 1, 3, 5, 9, 11, 13, đầu chân: 2, 4, 6, 8, 10, 12, chân nối nguồn +5V, chân nối đất c Nguyên tắc hoạt động: 74LS04 hoạt động cổng NOT lối Y phủ định lối vào A: Yi = A i, i = 1, 2, …, 1- 3.2 IC 74LS08: Mạch a Sơ đồ chân: Sơ đồ chân 74LS08 hình 1.9 Hình 1.9: Sơ đồ chân IC 74LS08 b Cấu tạo: IC 74LS08 gồm cổng AND đầu vào tích hợp đế bán dẫn Đầu vào cổng NOT chân: - 2, - 5, - 10, 12 - 13, đầu chân: 3, 6, 8, 11, chân nối nguồn +5V, chân nối đất c Nguyên tắc hoạt động: Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn Đồ án mạch logic GVHD:Nguyễn Thị Minh d Phương trình kích phương trình đầu ra: Dựa vào quan hệ logic biết bảng trạng thái (bảng 1.25) ta vẽ bảng Karnaugh Từ tìm phương trình kích phương trình J4 n K4 n QQ Qn4Qn3 Qn4Qn3 00 01 11 10 00 01 J3 Qn2Qn1 00 01 11 10 00 x x x x 01 x x x x x x x x x 11 x x x x 11 x 10 x x x x 10 K3 n n Qn2Qn1 QQ Qn4Qn3 Qn4Qn3 00 01 11 10 00 00 01 11 10 00 x x x x 01 x x x x 01 11 x x x x 11 x x x x 10 x x 10 x x x x J2 K2 n n Qn2Qn1 QQ Qn4Qn3 00 01 11 10 00 01 11 x 10 x Qn4Qn3 00 01 11 10 x x 00 x x x x 01 x x x x 11 x x x x x x 10 x x x x Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn 35 Đồ án mạch logic GVHD:Nguyễn Thị Minh B Q 2nQn1 Qn4Qn3 00 01 11 10 00 01 11 x x 10 x x x x Bảng 1.26: bảng Karnaugh đầu vào kích đầu đếm nghịch thập phân Tối thiểu hố ta bảng Karnaugh ta có phương trình kích sau: _ _ _ _ _ _ _ n n n n n n J4 = Q Q , _ K4 = Q , _J3 = Q Q1 _, _ _ K3_ = Q 2n Q1 n , _ Q Jn = Q n Q + Q n Q n , K2 = Q n , B = Q n Q n Q n Q n 1 Từ bảng 1.26 ta rút J1 = K1 = e Sơ đồ thực hiện: (hình 1.46) Hình 1.46: Sơ đồ logic đếm nghịch thập phân 1- 6.5 IC 74LS192: đếm thập phân thuận nghịch a Sơ đồ chân: (hình 1.47) Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn 36 Đồ án mạch logic GVHD:Nguyễn Thị Minh Hình 1.47: Sơ đồ chân 74LS192 P0, P1, P2, P3: đầu vào đặt trước liệu Q0, Q1, Q 2, Q3: đầu nhị phân đếm BCD PL: đầu vào cho phép đặt liệu hoạt động mức tích cực thấp MR: đầu vào xoá liệu đầu 0000 , hoạt động mức tích cực cao CPU,CPD: đầu vào cho phép đếm thuận, đếm nghịch TCU, TCD: tín hiệu đếm đếm thuận, đếm nghịch b Cấu trúc bên trong: Hình 1.48: Cấu trúc bên 74LS192 c Hoạt động: Là đếm BCD thuận nghịch lập trình 74LS192 đếm MOD 10 ta đấu nối cách khác để đếm Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn 37 Đồ án mạch logic GVHD:Nguyễn Thị Minh MOD khác: MOD 2, MOD 3, MOD 5, … Hoạt động 74LS192 mô tả bảng 1.27 MR CPU CPD PL P0 P1 P2 P3 Q Q Q2 Q3 TCU TCD 0 1 P0 P1 P2 P3 1 1 Đếm lùi * Đếm tiến * 0 0 Bảng 1.27: Bảng tóm tắt hoạt động IC 74LS192 Trong đó: * mức cao mức thấp (nhưng xác định được) - Khi chân ML mức cao lối nhị phân reset mức thấp - Khi chân ML mức thấp đếm thực chức sau: + Nếu chân PL mức thấp đếm đặt liệu cho lối Q , Q1, Q2, Q3 liệu lối vào P0, P1, P2, P3 + Nếu chân CPU có xung vng tác động vào, đồng thời chân CPD PL mức cao đếm thực hiên đếm tiến Khi đếm đến lại quay trạng thái ban đầu, lúc chân TCU từ mức thấp chuyển sang mức cao lặp lại chu kì + Nếu chân CPD có xung vuông tác động vào, đồng thời chân CPU PL mức cao đếm thực đếm lùi Khi đếm đến lại quay trạng thái 9, lúc chân TCU từ mức thấp chuyển sang mức cao lặp lại chu kì 1- Bộ tạo xung clock IC NE555 Bộ tạo xung clock tạo lối xung có tần số 1Hz (cứ giây tạo xung) 1- 7.1 Sơ đồ chân: (hình 1.49) Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện Tuấn SVTH: Nguyễn Đình 38 Đồ án mạch logic GVHD:Nguyễn Thị Minh Hình 1.49: Sơ đồ chân IC NE555 Trong đó: 1: Nối đất, 2: Điện áp ngưỡng để trigger nhớ trạng thái 3: Đầu xung clock, 4: Thiết lập lại trạng thái cho trigger, 5: Điện áp điều khiển, 6: Điện áp ngưỡng điều khiển reset trigger, 7: Điện áp đầu vào phân cực cho transistor, 8: cấp nguồn 1- 7.2 Cấu trúc bên nguyên tắc hoạt động: Hình 1.50: cấu trúc bên NE555 Cấu tạo NE555 gồm OP-AMP so sánh điện áp, mạch lật transistor để xả điện Cấu tạo IC đơn giản hoạt động tốt Bên gồm điện trở mắc nối tiếp chia điện áp VCC thành phần (hình 1.50) Cấu tạo tạo nên điện áp chuẩn Điện áp 1/3 VCC nối vào chân dương OP-AMP điện áp 2/3 VCC nối vào chân âm OP-AMP Khi điện áp chân nhỏ 1/3 VCC, chân S = “1” FF kích Khi điện áp chân lớn 2/3 VCC, chân R FF = “1” FF reset Giải thích dao động: Nối mạch ngồi hình 1.51 Hình 1.51: NE555 đươợc nối với mạch Giai đoạn ngõ mức 1: Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn 39 Đồ án mạch logic GVHD:Nguyễn Thị Minh Khi bấm công tắc khởi động, chân mức Vì điện áp chân (V-) nhỏ V1 (V+), ngõ OP-AMP mức nên S = “1”, Q = “1” _ _ Q = “0” Ngõ IC mức Khi Q = “0”, transistor tắt, tụ C tiếp tục nạp qua R, điện áp tụ tăng Khi nhấn cơng tắc lần OPAMP1 có _ V- = “1” lớn V+ nên ngõ Op-amp mức “0”, S = “0”, Q Q không đổi Trong điện áp tụ C nhỏ V2, FF giữ nguyên trạng thái Giai đoạn ngõ mức 0: Khi tụ C nạp điện, OP-AMP có V+ lớn V- = 2/3 VCC, R = “1” _ _ nên Q = “0” Q = [1] Ngõ IC mức Vì Q = “1”, transistor mở dẫn, OP-AMP có V+ = “0” bé V-, ngõ OP-AMP mức _ Vì Q Q không đổi giá trị, tụ C xả điện thông qua transistor Kết cuối cùng: Ngõ OUT có tín hiệu dao động dạng sóng vng, có chu kỳ ổn định 1- 7.3 Thiết kế dao động xung vng có tần số độ rộng bất kỳ: Nội dung : IC tạo dao động họ XX555, thiết kế mạch dao động tạo xung vng có tần số độ rộng Hình 1.52: Mạch dao động tạo xung IC 555 Lắp mạch dao động theo sơ đồ ngun lý hình 77 Nguồn Vcc sử dụng từ 4,5V đến 15V, tụ 103 (10nF) từ chân xuống mass cố định,có thể bỏ qua ( khơng lắp ), tụ có tác dụng chống nhiễu Khi thay đổi điện trở R1, R2 giá trị tụ C1 bạn thu dao động có tần số độ rộng xung theo ý muốn (hình 1.62) tính theo cơng thức sau: T = 0.693(R1 + 2R2)C f = 1.443 / ( (R1 + 2R2)C 1) Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn 40 Đồ án mạch logic GVHD:Nguyễn Thị Minh Hình 1.53: Dạng xung IC tạo Trong đó: T = Tm + Ts Tm = 0,693( R1 + R 2),Tm : thời gian điện mức cao Ts = 0,693R2C1,Ts: thời gian điện mức thấp Từ công thức ta tạo dao động xung vng có độ rộng Tm Ts Sau tạo xung có Tm Ts ta có T = Tm + Ts f = 1/ T Để tạo xung vng có độ rộng xung chu kỳ T có tần số f = 1Khz ta chọn linh kiện R1, R2, C sau: Chọn C1 = 47µF, từ cơng thức Ts ta tính R2 = 15 KΩ (với Ts = 1/2), R1 = 300Ω PHẦN 2: QUÁ TRÌNH THIẾT KẾ VÀ NGUYÊN LÝ HOẠT ĐỘNG 2- Tổng quan đề tài 2- 1.1 Chọn đề tài Trong thực tế sống có nhiều thiết bị điện muốn hoạt động ngừng hoạt động, khơng có cách khác phải nhấn công tắc điện để cung cấp nguồn điện ngắt nguồn điện cho thiết bị Điều nhiều lúc thụ động bất tiện cho người sử dụng, từ nhược điểm em có ý tưởng thiết kế thiết bị có khả đóng, ngắt nguồn điện cách chủ động Thiết bị chình hệ thống có khả hẹn giờ, định thời gian đóng ngắt nguồn điện cho thiết bị cách tự động tuỳ theo ý muốn người sử dụng Đây nội dung đồ án mạch logic: “Thiết kế hệ thống hẹn cho thiết bị điện” em trình bày 2- 1.2 Yêu cầu đề tài Yêu cầu đặt thiết kế hệ thống hẹn cho thiết bị điện đóng ngắt nguồn điện cung cấp cho thiết bị phải có chức sau: - Hẹn thời gian đóng, ngắt nguồn điện 220V cho thiết bị điện cách tuần hồn Ví dụ: Hẹn 15 phút 30 giây sau nguồn điện ngắt sau 15 phút 30 giây nguồn điện đóng trở lại, trình lặp lặp lại cách tự động - Có thể hẹn thời gian ngắt nguồn điện cho thiết bị theo ý muốn, tối đa 24 sau ngắt mãi - Hiển thị trạng thái hoạt động hệ thống Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn 41 Đồ án mạch logic GVHD:Nguyễn Thị Minh 2- 1.3 Phương án thiết kế Với kiến thức kỹ thuật số học, phạm vi đề tài thiết kế “Hệ thống hẹn cho thiết bị điện” có đầy đủ chức nói cách sử dụng phần tử logic, phần tử nhớ kiến thức kỹ thuật số có liên quan 2- Chức hệ thống hẹn cho thiết bị điện Chức hệ thống hẹn mơ tả chi tiết hình 2.1 Tự động đóng mở K Điều khiển S1 B K S S0 thời gian D1 D2 ~ 220V Đ Hình 2.1: Mơ tả chức hệ thống hẹn cho thiết bị điện Trong đó: D1 LED thể trạng thái chờ để điều chỉnh hẹn thời gian D2 LED thể trạng thái hoạt động hệ thống hẹn Hệ thống hẹn cho thiết bị điện có chức sau: - Khi cấp nguồn cho khối điều khiển, trạng thái ban đầu Đèn LED D nháy sáng liên tục, LED D2 tắt, Đây trạng thái chờ để điều chỉnh thời gian đóng mở khố K Giả sử ta điều chỉnh thời gian hẹn X, công tắc S vị trí S0, tiếp tục nhấn nút B, lúc LED D1 tắt LED D2 sáng, từ lúc nhấn nút B thời gian hẹn cho khoá K bắt đầu tính từ X ngược giây Trạng thái khố K đóng cung cấp điện áp 220V cho thiết bị điện hoạt động Sau thời gian khoá K mở, tải bị ngắt nguồn điện thời gian bắt đầu lại tính ngược từ X lần nữa, đến Khi thời gian hẹn đếm kết thúc chu kỳ đóng mở khố K Như khố K đóng mở theo chu kỳ tuần hồn - Nếu gạt cơng tắc S sang vị trí S1 khoá K thực chu kỳ trên, tức thiết bị điện cung cấp điện áp 220V khoảng thời gian X sau khơng cung cấp (khơng lặp lại) 2- Sơ đồ khối hệ thống hẹn cho thiết bị điện Sơ đồ khối tổng quát hệ thống hẹn cho thiết bị điện hình 2.2 Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn 42 Đồ án mạch logic CHỌN CHỨC NĂNG HỆ THỐNG GVHD:Nguyễn Thị Minh TẠO TÍN HIỀU ĐIỀU KHIỂN THIẾT BỊ VÀ HIỂN THỊ Tm Tk tx T TẠO XUNG VNG ĐỐI XỨNG 2T ĐĨNG NGẮT ĐIỆN ÁP XOAY CHIỀU 220V Hình 2.2: Sơ đồ khối tổng quát hệ thống hẹn cho thiết bị điện - Khối chọn chức thệ thống có tác dụng thiết lập trạng thái ban đầu mạch, lực chọn chức hệ thống - Khối tạo tín hiệu điều khiển thiết bị hiển thị trạng thái có chức thứ tạo tín hiệu xung điều khiển hiển thị trạng thái: , tx ≈ T ≈ tm ≈ thời gian đóng mở nguồn cấp điện áp 220V Chức thứ hai thay đổi T cách tỳ ý (≤ 24 giờ) thời gian hẹn Chức thứ hiển thị trạng thái thời gian hẹn - Khối tạo xung vng đối xứng có chức biến đổi dạng tín hiệu xung: đầu vào thành dạng tín hiệu xung vng đối xứng đầu để trực tiếp điều khiển đóng ngắt điện áp 220V Khi tín hiệu mức cao tương ứng với thiết bị điện cấp nguồn điện, mức thấp thiết bị điện không cấp nguồn điện Có thể tạo dạng xung có tm tk - Khối đóng ngắt điện áp xoay chiều 220V hoạt động sau: Khi t = tm: mạch cung cấp điện áp 220V cho thiết bị điện hoạt động Khi t = tk: mạch khố tức không cung cấp điện áp 220V cho thiết bị điện 2- Thiết kế chi tiết khối 2- 4.1 Khối tạo tín hiệu điều khiển thiết bị hiển thị trạng thái: a Sơ đồ khối tổng quát: (hình 2.3) Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn 43 Đồ án mạch logic GVHD:Nguyễn Thị Minh XUNG CLOCK tầng đếm giây ĐẶT GIÂY ĐK ĐẶT GIÂY ĐẾM GIÂY HIỂN THỊ GIÂY ĐẶT PHÚT ĐK ĐẶT PHÚT ĐẾM PHÚT HIỂN THỊ PHÚT XUNG ĐK ĐẶT GIỜ ĐK ĐẶT GIỜ ĐẾM GIỜ HIỂN THỊ GIỜ tầng đếm Hình 2.3: Sơ đồ khối tổng quát khối tạo tín hiệu điều khiển thiết bị hiển thị trạng thái Trong đó: Khối xung clock cấu tạo từ IC 555 trình sở lý thuyết Từ sơ đồ khối ta thấy khối tạo xung chữ nhật hiển thị ghép nối từ tầng tương tự Vì đơn giản ta xét cấu tạo tầng sau tương tự cho tầng lại b Sơ đồ thực tầng đếm giây: Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn 44 Đồ án mạch logic GVHD:Nguyễn Thị Minh Hình 2.4: Sơ đồ thực tầng đếm giây Khối đếm giây sử dụng IC 74LS192 thực chức đếm lùi từ 59 giây (hoặc giá trị đặt trước từ khối đặt giây) 00 giây Khối hiển thị giây gồm IC giải mã 74LS47 làm nhiệm vụ giải mã từ đếm 74LS192 đầu đưa tới đầu vào LED đoạn thông qua điện trở hạn dòng Khối đặt giây IC 74LS192, thực chức đếm tiến MOD MOD 10, để đặt số giây ban đầu cho khối đếm giây Khối điều khiển đặt giây gồm IC 74LS157 làm nhiệm vụ hợp kênh để nối liệu từ khối đặt giây với khối đếm giây, 74LS157 MUX: 2→1 ghép lại với chung tín hiệu điều khiển c Giải thích sơ đồ thực tầng đếm giây: Giả sử ta hẹn thời gian cho hệ thống 20 19 phút 37 giây lúc trinh diễn sau: - Để ấn định thời gian ta phải nhập thời gian hẹn từ khối đặt giờ, đặt phút, đặt giây Ơ khối đặt giây để đặt 37 giây ta nhấn vào button hàng đơn vị lần, nhấn vào button hàng chục lần, trạng thái thể LED đoạn khối hiển thị Để bảo đảm số giây đặt khơng q 59 IC 74LS192 hàng đơn vị giây thực đếm MOD 10, IC 74LS192 hàng chục giây thực đếm MOD Muốn IC 74LS192 đếm MOD ta dùng cổng AND đầu vào nối tới chân Q1, Q2 đầu nối với chân MR để xoá liệu 74LS192 đếm đến (0110) - Sau đặt thời gian hẹn, khối đếm giây bắt đầu đếm ngược từ 37 giây 00 giây, lúc IC 74LS192 khối đếm giây lệnh khởi tạo lại giá trị ban đầu 59 giây khơng phải 37 giây Do ta phải sử dụng thêm khối trung gian để điều khiển đưa liệu cho hợp lý, khối khối điều khiển đặt giây Khối điều khiển đặt giây gồm IC 74LS157 (74LS157 MUX: 2→1 ghép với chung tín hiệu điều khiển) đưa liệu thích hợp tới đầu vào liệu IC 74LS192 khối đếm giây nhờ tín hiệu điều khiển chân IC Khi trạng thái đếm khối đếm giây, đếm phút, đếm 00 chân 74LS157 mức thấp để chọn liệu 59 giây, 59 phút, X9 (X 1) chân 1A, 2A, 3A, 4A, liệu chân nối cố định Ngược lại với tín hiệu chân 74LS157 mức cao đầu nối với đầu 74LS192 khối đặt liệu Từ nguyên lý ta nối linh kiện tạo tín hiệu điều khiển hợp lý xem hình 2.4 2- 4.2 Khối tạo xung vng a Sơ đồ thực hiện: (hình 2.4) Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn 45 Đồ án mạch logic GVHD:Nguyễn Thị Minh Hình 2.4: Sơ đồ thực khối tạo xung vuông Để tạo dạng xung vuông lối ta sử dụng IC 74LS76, trigger JK có đầu vào xung clock mức tích cực thấp Ta biết JK = có xung clock mức “0” Q đổi lẫn trạng thái b Giản đồ thời gian: (hình 2.5) Tín hiệu chân J Tín hiệu chân clock Tín hiệu chân Q Hình 2.5: Giản đồ thời gian khối tạo xung vng 2- 4.3 Khối đóng ngắt điện áp xoay chiều 220V a Sơ đồ thực hiện: (hình 2.6) Hình 2.6: Sơ đồ thực khối đóng ngắt điện áp xoay chiều 220V Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn 46 Đồ án mạch logic GVHD:Nguyễn Thị Minh Khối đóng ngắt điện áp xoay chiều 220V, có chức biến đổi tín hiệu điều khiển chiều đầu vào, thành tín hiệu điều khiển xoay chiều đầu Để thực chức chúng sử dụng rơ le RL nguồn ni +5V để điều khiển khố K đóng mở theo tín hiệu đầu vào Rơ le nối tới đầu vào thông qua transistor NPN để đảm bảo điện áp rơ le đủ hoạt động (Khơng cần xác) b Giải thích sơ đồ thực nguyên lý hoạt động: Đầu khối tạo xung vng tạo dạng tín hiệu xung vng có biên độ tối đa khoảng 2V đưa tới đầu vào khối đóng ngắt điện áp xoay 220V Với điện áp không đủ để cung cấp cho rơ le hoạt động Vì cho điện áp qua cực B transistor NPN hình 2.6 Giá trị điện trở R khoảng từ 50Ω đến 500Ω để hạn chế bớt điện áp vào bazơ transistor Khi đầu vào mức “1” có điện áp khoảng 2V, điện áp làm cho transistor Q thông, Q thơng dòng điện +5V chạy qua rơ le đến Q nối đất, rơ le hoạt động tạo lực từ hút khoá K nối mạch, lúc tải cấp nguồn để hoạt động Bảng chức khối 2.1 Đầu vào Q Thông Tắt K Đóng Mở Tải Được cấp nguồn điện 220V Khơng cấp nguồn Bảng 2.1: Bảng chức khối đóng ngắt điện áp 220V Như tải cấp nguồn điện 220V theo thời thời gian hẹn 2- 4.4 Khối chọn chức hệ thống a Sơ đồ thực hiện: Hình 2.7: Sơ đồ thực khối chọn chức hệ thống Khối chọn chức cấu tạo gồm: JK-FF (IC 74LS76) thực MOD để làm tín hiệu điều khiển cho IC 74LS157 (4 MUX: 2→1 ghép với nhau) 74LS157 có tác dụng chọn kênh thích hợp đưa tới lối để điều khiển khối khác thực chức theo mong muốn Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn 47 Đồ án mạch logic GVHD:Nguyễn Thị Minh b Nguyên tắc hoạt động: - Khi chưa nhấn button lối Q trigger “0”, Q = “0”, nên A/B = ”0” đầu 74LS157 nối với đầu A tương ứng: + 1Y nối với đất: lúc chân PL đếm khối đếm mức “0” cho phép nhấn button đếm khối đặt giờ, đặt đặt giây để đặt thời gian hẹn Đồng thời chân 2Y nối với xung clock đưa đến button khối đặt giờ, đặt phút, đặt giây + 3Y nối với đất đưa tới đầu vào trigger JK nên đầu mức thấp thiết bị điện khơng cấp nguồn + 4Y nối đất đưa tới công tắc SW chọn để nối với chân MR đếm điều có nghĩa đếm khơng bị xố liệu (tức cho phép nhập liệu) - Khi nhấn button lối Q trigger mức “1”, Q = “1” nên A/B = “1” đầu 74LS147 nối với đầu B tương ứng: + 1Y 3Y nối với đầu khối tạo tín hiệu điều khiển thiết bị hiển thị tức 1Y, 3Y có xung điều khiển, điều có nghĩa đếm bắt đầu tính thời gian hẹn giờ, JK-FF lật trạng thái lên mức “1” chân Q thiết bị điện cung cấp nguồn điện để hoạt động + Y2 không nối với xung clock có nghĩa khơng phép đặt thời gian cho đếm + 4Y nối với tín hiệu điều khiển thông qua cổng NOT đưa tới công tắc SW lựa chọn đưa tới chân R để xoá liệu JKFF, tứ lúc nguồn điện khơng cấp tuần hồn - Mỗi lần nhấn button chọn chức tín hiệu xung đưa tới chân R JK-FF để xoá liệu bắt đầu đặt thời gian lần 2- Sơ đồ nguyên lý hệ thống hẹn cho thiết bị điện: Lắp ghép khối lại với ta có sơ đồ ngun lý tồn hệ thống sau: hình 2.8 Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn 48 Đồ án mạch logic GVHD:Nguyễn Thị Minh Hình 2.8: Sơ đồ nguyên lý hệ thống hẹn cho thiết bị điện Đề tài:Thiết kế hệ thống hẹn cho thiết bị điện SVTH: Nguyễn Đình Tuấn 49