Bao cao nien luan 1_Mạch tạo dao động vuông

TRƯỜNG ĐẠI HỌC CẦN THƠ KHOA CÔNG NGHỆ NIÊN LUẬN ĐIỆN TỬ MẠCH TẠO DAO ĐỘNG VUÔNG DÙNG CỔNG LOGIC (TẠO SĨNG VNG TẦN SỐ 1KHZ) Sinh viên thực ĐỖ QUANG VINH Cán hướng dẫn Ks NGUYỄN THỊ TRÂM MSSV: 1090995 Cần Thơ, 11-2011 TRƯỜNG ĐẠI HỌC CẦN THƠ KHOA CÔNG NGHỆ NIÊN LUẬN ĐIỆN TỬ MẠCH TẠO DAO ĐỘNG VUÔNG DÙNG CỔNG LOGIC (TẠO SĨNG VNG TẦN SỐ 1KHZ) Sinh viên thực Cán hướng dẫn ĐỖ QUANG VINH Ks NGUYỄN THỊ TRÂM MSSV: 1090995 Niên luận nộp đánh giá vào ngày … tháng … năm … Kết đánh giá: Cán đánh giá: LỜI CAM ĐOAN Mạch dao động đa hài phi ổn gọi mạch dao động đa hài không trạng thái bền thường dùng để tạo xung đồng hồ Ck kỹ thuật số Nhằm khảo sát cố kiến thức dạng nguyên lí hoạt động mạch tạo chuỗi xung vng tuần hồn Vì em chọn đề tài Mạch tạo dao động vuông tần số 1kHz để làm niên luận cho Trong q trình thực đề tài, nhiều thiếu sót kiến thức hạn chế nội dung trình bày báo cáo hiểu biết thành em đạt giúp đỡ giảng viên hướng dẫn cô Nguyễn Thị Trâm Em xin cam đoan rằng: nội dung trình bày báo cáo niên luận chép từ cơng trình có trước Nếu khơng thật, em xin chịu trách nhiệm trước nhà trường Cần Thơ, ngày 14 tháng 11 năm 2011 Sinh viên thực Đỗ Quang Vinh LỜI CẢM ƠN ◦◦◦◄☼►◦◦◦ Nhân dịp kết thúc đợt đề tài niên luận 1, cho phép em cảm ơn Ban giám hiệu trường Đại học Cần Thơ, Khoa Công Nghệ quý thầy cô tham gia giảng dạy em suốt thời gian qua với tinh thần trách nhiệm cao, trang bị cho em kiến thức kinh nghiệm quý báu Từ giúp em nâng cao kiến thức, trình độ chun mơn nghiệp vụ để sau vận dụng vào thực tế đạt kết tốt Đồng thời xin chân thành cảm ơn đến: - Cô Nguyễn Thị Trâm nhiệt tình hướng dẫn em hồn thành niên luận Mặc dù cố gắn, song trình độ hạn chế nhiều vấn đề chưa trình bày tốt Xin chân thành cám ơn ý kiến đóng góp quý thầy cô bạn Cần Thơ, ngày 14 tháng 11 năm 2011 Sinh viên thực hiện: Đỗ Quang Vinh Mục Lục Trang DANH MỤC HÌNH……………………………………………………………………… NIÊN LUẬN ĐIỆN TỬ MẠCH TẠO DAO ĐỘNG VUÔNG DÙNG CỔNG LOGIC (TẠO SĨNG VNG TẦN SỐ 1KHZ) NIÊN LUẬN ĐIỆN TỬ MẠCH TẠO DAO ĐỘNG VUÔNG DÙNG CỔNG LOGIC (TẠO SĨNG VNG TẦN SỐ 1KHZ) LỜI CAM ĐOAN Mục Lục .4 DANH MỤC HÌNH .6 1.TỔNG QUANG 2.CƠ SỞ LÝ THUYẾT 2.1 MẠCH DAO ĐỘNG ĐA HÀI PHI ỔN DÙNG CỔNG LOGIC .7 2.2 KIỂU MẠCH DAO ĐỘNG THỰC HIỆN ĐỀ TÀI 2.2.1 Sơ đồ mạch 2.2.2 Nguyên lí hoạt động mạch 3.NỘI DUNG VÀ KẾT QUẢ NGHIÊN CỨU 3.1 KHẢO SÁT TRÊN IC 74HC00 Ta có VC=(Vcc –VIL)(1-e-t/Ԏ)+ VIL= VIH 10 3.2 KHẢO SÁT TRÊN IC 74HC132 .11 3.3 KHẢO SÁT TRÊN IC 74LS00 11 KẾT LUẬN VÀ ĐỀ NGHỊ 12 PHỤ LỤC 13 TÀI LIỆU THAM KHẢO 15 DANH MỤC HÌNH Trang Hình Sơ đồ mạch dao động dùng cổng NAND Hình 2: Dạng tín hiệu Hình 3: Dạng tín hiệu chu kì Hình Sơ đồ mạch dao động thực tế dùng khảo sát Hình 5: Bảng thật IC 74HC00 Hình 6: Bảng thật IC 74LS00 11 12 13 14 TỔNG QUANG Mạch dao động đa hài phi ổn gọi mạch dao đơng đa hài không trạng thái bền hay mạch dao đông đa hài tự kích Có nhiều cách để thiết kế mạch loại Người ta dùng linh kiện rời IC định thời, Op-am cổng logic Khi xưa người ta dùng transistor để thiết kế mạch.Việc tính tốn thiết kế mạch khảo sát tỉ mỉ dạng tín hiệu phức tạp cơng phu Tín hiệu khơng hồn tồn vng, cần có số biện pháp bổ sung để sửa dạng tín hiệu Từ người ta có nhiều sơ đồ khác Đề tài Tạo mạch dao động vuông dùng cổng logic nhằm khảo sát mạch dao động đa hài dùng cổng logic Tạo dao động vuông tần số 1kHz CƠ SỞ LÝ THUYẾT 2.1 MẠCH DAO ĐỘNG ĐA HÀI PHI ỔN DÙNG CỔNG LOGIC Ta dùng cổng NAND, NOR NOT để mắc thành mạch đa hài phi ổn Trong trường hợp dùng cổng NAND NOR ta dùng ngã vào cổng để kiểm soát mạch, cho phép khơng cho phép mạch hoạt động Có nhiều sơ đồ mạch khác mạch dao động da hài dùng cổng logic Tính chất chung tất mạch khơng có cơng thức xác chung cho tần số tín hiệu sinh Lý là: Các ngưỡng logic họ IC logic khác Điện logic logic o ngõ cổng khác tùy theo ho IC Ngoài điện ngõ cổng thay đổi tùy theo tải 2.2 KIỂU MẠCH DAO ĐỘNG THỰC HIỆN ĐỀ TÀI 2.2.1 Sơ đồ mạch Hình kiểu mạch dao động đa hài phi ổn dùng cổng NAND, dạng tín hiệu mach cân xứng ,ổn định I II III 10 C1 R2 R1 Hình Sơ đồ mạch dao động dùng cổng NAND 2.2.2 Nguyên lí hoạt động mạch Giả sử ta bắt đầu khảo sát từ thời điểm chân 1-2 vừa xuống đến mức 0, ta có chân 3-4-5 lên mức chân 6-10-9 xuống mức 0, chân lên mức Do có tụ C1 nên chân đổi trạng thái xuống mức kéo theo chân 1-2 xuống điện âm Lúc đầu tụ C1 phóng điện qua R1 để chân 1-2 trở V Sau tụ nạp điện qua R1( Vì R1 nối đến chân mức 1) điện chân 1-2 tăng dần Khi chân 1-2 đạt đến ngưỡng mức cao cổng NAND đổi trạng thái Chân 3-4-5 xuống mức 0, chân 6-10-9 lên mức 1, chân xuống mức Do có tụ C1 nên chân từ mức lên “mức 1”, kéo theo chân 1-2 lên điện cao mức Lúc đầu tụ C1 phóng điện qua R1 để chân 1-2 có điện “mức 1”, sau tụ nạp lại chân 1-2 có điện giảm dần mức Quá trình tiếp diễn Điện trở R2 có tác dụng bảo vệ NAND đầu tụ C1 có điện âm vượt “mức 1” lúc mạch đổi trạng thái Chu kì mạch định chủ yếu giá trị tụ C1 điện trở R1 Sự hoạt động mạch tóm tắt ỏ bảng tín hiệu có dạng hình (1)-(2) (3)-(4)-(5) (6)-(10)(9) (8) Tụ C1 0↓- 1 Phóng-Nạp 1↑+ Phóng-Nạp 0↓- 1 Phóng-Nạp Bảng (1)-(2) phóng nạp Ngưỡng t Ngưỡng nạp phóng (6)-(10)-(9) t Hình 2: Dạng tín hiệu NỘI DUNG VÀ KẾT QUẢ NGHIÊN CỨU 3.1 KHẢO SÁT TRÊN IC 74HC00 Thực khảo sát IC 74HC00(IC cổng NAND họ CMOS ) , với thông số: VIH( ngõ vào mức cao) = 3,5V VOH( ngõ mức cao)= 4,9V VIL( ngõ vào mức thấp)=1,0V VOL( ngõ mức thấp)= 0,1V Ta có dạng tín hiệu: (1)-(2) phóng nạp VIH = 3,5V t VIL=1,0V nạp phóng (6)-(10)-(9) T T1 T2 t Hình 3: Dạng tín hiệu chu kì Ta có VC=(Vcc –VIL)(1-e-t/Ԏ)+ VIL= VIH Vcc= 5V VC= (5-1)( 1-e-t/Ԏ)+1=3,5 =>t=0,98Ԏ (t thời gian nap tụ C (Hình 1)) =>chu kì phóng nạp 2t=2x0,98Ԏ=1,96Ԏ=1,96R1C1 Từ dạng tính hiệu (Hình 3) ta thấy, chu kì T tín hiệu nằm khoảng từ 2Ԏ đến 4Ԏ, ta chọn T=2,2Ԏ u cầu đề tài tạo sóng vng tần số f=1/T=1kHz =>T=2,2R1C1= 1/f =1ms, chọn C1=0,01uF =>R1=45,5kΩ Do khơng biết xác chu kì tín hiệu, nên để đạt yêu cầu đề tài Ta dùng biến trở để điều chỉnh tần số tín hiệu mạch Do 2R1C1