1. Trang chủ
  2. » Giáo Dục - Đào Tạo

đồng bộ trong truyền dẫn tín hiệu số

44 305 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Cấu trúc

  • Slide 1

  • 7.1 Mở đầu

  • Slide 3

  • 7.2 CÁC MẠCH VÒNG KHÓA PHA (PLL)

  • Slide 5

  • Slide 6

  • Slide 7

  • Slide 8

  • Slide 9

  • Slide 10

  • Slide 11

  • Slide 12

  • 7.3 CÁC PPL SỐ (DPPL)

  • 7.3.2 Hoạt động của một DPLL

  • Slide 16

  • Slide 17

  • Slide 18

  • Slide 19

  • Slide 20

  • Slide 21

  • 7.3.3 Các đặc trưng chủ yếu

  • Slide 23

  • Slide 24

  • 7.3.4 Các loại mạch vòng

  • 7.3.5. So sánh với PLL tương tự

  • Slide 27

  • 7.3.6 Cải thiện hoạt động DPLL bằng bộ lọc dãy

  • Slide 29

  • Slide 31

  • Slide 32

  • 7.3.6.2. Bộ lọc đi lại ngẫu nhiên

  • 7.4.TRUYỀN DẪN THÔNG TIN VỀ PHA: KHÔI PHỤC SÓNG MANG

  • 7.4.1 Các hệ thống với tín hiệu tham chiếu được truyền

  • Slide 36

  • Slide 37

  • 7.4.2.Khôi phục sóng mang từ một tín hiệu có sóng mang bị nén

  • Slide 39

  • 7.5 Truyền dẫn thông tin định thời: khôi phục đồng hồ

  • Slide 41

  • Slide 42

  • Slide 43

  • Slide 44

Nội dung

TIỂU LUẬN ĐỒNG BỘ TRONG TRUYỀN DẪN TÍN HIỆU SỐ 7.1 Mở đầu Nguyên lý truyền dẫn tín hiệu số thể cách đơn giản hình vẽ 7.1 Trong thực thực tế, máy thu cân phải tái tạo lại cách xác tín hiệu phụ phát cách tương ứng (các tín hiệu kết nối phụ mang thông tin phụ pha định thời) Một cách lý tưởng, không tần số mà pha tín hiệu phụ phát tái tạo máy thu cần phải hoàn toàn đồng với Thực tế, mức độ kết hợp xác tín hiệu thu, phát gần đúng, dẫn đến thiệt hại chất lượng truyền dẫn 7.2 CÁC MẠCH VỊNG KHĨA PHA (PLL) Mạch vòng khóa pha (PLL: Phase-Locked Loop) sử dụng rộng rãi kỹ thuật viễn thông, điều khiển, đo lường nhiều lĩnh vực khác kỹ thuật điện tử có vai trò đáng kể truyền dẫn số Hình 7.2 Sơ đồ khối PLL  Tín   hiệu lối vào biểu diễn theo (7.1) Trong biên độ tín hiệu xem số giả thiết tốc độ biến đổi hàm pha (t) thấp so với tần sơ' sóng mang Quá trình tạp âm n(t) giả thiết trình băng hẹp với phân bố Gao-xơ Bộ lọc thông thấp F(p) gọi lọc mạch vòng p ký hiệu cho tốn tử d/dt Ta giả sử dao động điều khiển điện áp (VCO) có đặc tính điều khiển tuyến tính, tức thay đổi tần số tỷ lệ vói tín hiệu điều khiển Mạch nhân lối vào PLL giả sử lý tưởng Tín   hiệu lối dao động cho (7.2) Kv độ dốc điều chỉnh dao động Tín hiệu sai số biểu diễn theo (7.3) bao gồm thành phần chiều tần số hài bậc hai Giả sử lọc mạch vòng có tiêu hao lớn tần số 2c thành phần tác động s(t) tỷ lệ với sine (t) sai lệch pha s(t) r(t) Ta   có lệch pha s(t) r(t): (7.4) K=1.Kv.Km, với Km tăng ích mạch nhân so pha N trình tạp âm pha phụ thuộc vào sai pha (t) phân tích thành N=Nccos -N,sin Các PLL thường phân loại theo loại lọc vòng F(p) Nếu F(p)=1, tức khơng có mạch lọc vòng, phương trình vi phân bậc theo nhận nhờ vi phân hai vế biểu thức (7.6) Loại mạch PLL gọi PLL bậc Do nhiều nguyên nhân khác nhau, PLL bậc với phép tích phân khơng lý tưởng sử dụng rộng rãi, với lọc vòng đặc trưng biểu thức (7.5) Hàm tương quan tạp âm biểu thức (7.4) cho : (7.6) Với mơ hình PLL tuyến tính hóa đề cập phương pháp lý thuyết mạng tuyến tính Tham số quan trọng hàm truyền đạt mạch vòng kín: (7.7) Trong s biến tần số phức, số L ký hiệu cho biến đổi Laplace Đối với PLL bậc ta có: (7.8) Còn với PLL bậc khơng lý tưởng thì: (7.9) Bộ lọc “N trước M” thể hình 7.13 sử dụng rộng rãi nhất, bao gồm ba đếm Điều kiện tổng quát lọc "N trước M" cho bởi: N≤M (7.26) Các loại lọc khác nhận cách chọn tham số N M + Bộ lọc dựa định trí: Đối với lọc thì: N=M (7.27) Bộ lọc dựa định đa số đặc biệt: Đối với lọc  +   (7.28)  + Bộ lọc dựa cạnh tranh: Đối với lọc thì: (7.29) + Bộ lọc dựa biểu đa số giản đơn : Đối với lọc thì: (7.30) Hình 7.8 Bộ lọc N trước M: a) Trường hợp thường; b) Trường hợp cạnh tranh 7.3.6.2 Bộ lọc lại ngẫu nhiên Bộ lọc dựa đếm thuận-nghịch, thực đếm thuận theo tín  hiệu điểu chỉnh (+) đếm nghịch theo tín hiệu điều chỉnh (-) Hình 7.9 Bộ lọc di chuyển ngẫu nhiên 7.4.TRUYỀN DẪN THƠNG TIN VỀ PHA: KHƠI PHỤC SĨNG MANG Thơng tin pha cho đồng sóng mang phía thu ngun tắc nhận hình 7.1, từ sóng mang khơi phục từ tín hiệu số thu Trong trường hợp sau, thường hay sử dụng thực tế, lại có hai khả năng: tín hiệu truyền có thành phần sóng mang khơng điều chế tín hiệu sóng mang bị nén Sau đây, hai khả đề cập đến 7.4.1 Các hệ thống với tín hiệu tham chiếu truyền Theo cách xử lý gọi "ghép trực giao" hai sóng mang vuông pha sử dụng, chúng sóng mang điều chế 2PSK tín hiệu mang tin, sóng mang truyền khơng điều chế Tập tín hiệu nhị phân có dạng sau : (7.31) m(t)=±1 Biến đổi (7.43) ta được: (7.32) Trong biểu thức này, số hạng thứ sóng mang khơng điều chế số hạng thứ hai tín hiệu mang thơng tin Cơng suất sóng mang khơng điều chế cho bởi: (7.33) Còn cơng suất sóng mang điều chế thơng tin thì: (7.34) Hình 7.10 a) Đường bao phổ hệ thống PSK có sóng mang đuợc ghép theo tần số;b) Bộ giải điều chế PSK hệ thống có sóng mang ghép mục a);c) Mạch khơi phục sóng mang ghép theo thời gian; d) Mạch khơi phục sóng mang ghép theo tần số; e) Mạch khơi phục sóng mang ghép trục giao   7.4.2.Khơi phục sóng mang từ tín hiệu có sóng mang bị nén Tín hiệu lối vào biểu diễn theo: (7.35) Lũy thừa bậc biểu thức chứa thành phần chiều thành phần tần số 2fc 4fc Biểu thức thành phần 4fc cho (7.36) (7.37) Từ (7.28), thấy rằng thành phần tần số 4fc khơng bị điều chế sử dụng để đồng PLL Tín hiệu sóng mang tham chiếu cần thiết cho giải điều chế kết hợp tín hiệu 4PSK có sóng mang bị nén tạo mạch mơ tả hình 7.9 (hãy ý đối vói tín hiệu M-PSK luỹ thừa bậc M phải thực thay cho lũy thừa 4) Hình 7.11 Mạch khơi phục sóng mang luỹ thừa bốn dùng cho QPSK 7.5 Truyền dẫn thông tin định thời: khôi phục đồng hồ Thông tin hồ liên quan đến thời gian bit T, chứa chuyển đổi tín hiệu số phát Tín hiệu phát thực tế chứa số đủ lớn chuyển đổi Có điều phổ tín hiệu phát không chứa thành phần phổ vạch tần số đồng hồ 1/T điều chế ngẫu nhiên áp dụng; thành phần phải tái tạo lại thuật tốn phi tuyến Các vòng khơi phục tín hiệu đồng hồ hình sau: Hình 7.12 Các vòng khơi phục tín hiệu đồng hồ: a) sử dụng độ phi tuyến chẵn; b) c) sử dụng dạng thuật toán phi tuyến khác  Ta có   sai lệch thời gian mà có phương sai : (7.38) Còn với "mạch cổng sớm-muộn” Với thiết kế tối ưu, phương sai sai lệch định thời mạch nhỏ đến 5dB so với mạch cho hình 7.12 (7.39) Hình 7.13 Mạch khơi phục đồng hồ “cổng sớm-muộn” Độ xác khơi phục đồng hồ phụ thuộc chủ yếu vào thông tin truyền Bản chất ngẫu nhiên tín hiệu tới gây nên tăng phương sai sai số định thời, đồng đồng hồ chí hồn tồn tín hiệu có dãy dài số hay Xin cảm ơn ý lắng nghe cô giáo bạn! ... pha tín hiệú đồng hồ thu tín hiệu đồng hồ khơi phục Sự điều khiển hệ số chia dẫn đến sai lệch pha có giá trị rời rạc ± aT/q, a số đặc trưng loại DPLL T thời gian symbol tín hiệu số thu Bộ so... đổi tín hiệu đồng hồ thu tín hiệu đồng hồ khơi phục  Kết việc so sánh việc điều chỉnh thích hợp hệ số chia chia điều khiển thời điểm chuyển đổi tín hiệu thu  Nếu chuyển đổi tín hiệu tới dẫn. .. 7.5 Cấu trúc DPLL Bộ chia điểu khiển Được sử dụng để chia tần số tín hiệu đồng hồ tạo từ dao động chủ cơng tác tần số F-qf0, f0 tần số tín hiệu đồng hồ khơi phục phần thu q hệ số chia điếu khiển

Ngày đăng: 19/11/2017, 19:42

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w