...Ky thuat dien tu.pdf tài liệu, giáo án, bài giảng , luận văn, luận án, đồ án, bài tập lớn về tất cả các lĩnh vực kinh...
Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ KHÁI NIỆM CHUNG • Mạch tuần tự là mạch logic có tính chất nhớ, có khâu trễ • Trạng thái tiếp theo của mạch phụ thuộc vào giá trị của kích thích ở lối vào và trạng thái hiện tại của mạch • Mạch tuần tự thường hoạt động đồng bộ theo sự điều khiển của tín hiệu nhịp clock Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số Mạch chốt RS (Basic RS NAND latch) Input Output S R Q 0 1 1 0 1 0 0 1 1 1 Không đổi 0 0 Cấm Mạch chốt RS cấu tạo bởi cổng NAND có hồi tiếp chéo. S: SET (đặt) R: Reset (Đặt lại) CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ MẠCH CHỐT CỔNG NAND Q Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số Mạch chốt RS (Basic RS NAND latch) Input Output S R Q 0 1 1 0 CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ Giải thích bảng hoạt động Q S = 0, R = 1 Do S = 0 nên Q = 1 bất chấp ngõ còn lại Vậy ngõ ra ổn định sẽ là Q = 1 và = 0 Q Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số Basic RS NAND latch Input Output S R Q 1 0 0 1 CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ Q S = 1 và R = 0 Do R = 0 nên Q\ = 1 bất chấp ngõ còn lại Vậy ngõ ra ổn định sẽ là Q = 0 và Q\ = 1 Giải thích bảng hoạt động Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số Mạch chốt RS (Basic RS NAND latch) Input Output S R Q Q\ 1 1 Không đổi CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ S= 1 R=1 xét đến trạng thái trước đó: Giả sử trước đó Qo = 0, Qo đảo = 1 -> Q = Qo = 0, Q\ = Qo\ = 1 Giả sử trước đó Qo = 1, Qo đảo = 0 -> Q = Qo = 1, Q\ = Qo\ = 0 Vì vậy khi S=1 R=1 trạng thái ra không thay đổi. Giải thích bảng hoạt động Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số Basic RS NAND latch Input Output S R Q Q\ 0 0 Cấm CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ S=0, R=0 Cả 2 cổng NAND đều có ngõ vào là 0 nên ngõ ra là 1, đây là điều kiện không mong muốn vì đã quy ước Q và Q\ có trạng thái logic ngược nhau. Vì vậy trạng thái này không được sử dụng còn gọi là trạng thái cấm. Giải thích bảng hoạt động Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số Basic RS NOR latch Input Output S R Q Q\ 0 1 0 1 1 0 1 0 1 1 Cấm 0 0 Không đổi Mạch chốt RS cấu tạo bởi cổng NOR có hồi tiếp chéo. CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ MẠCH CHỐT CỔNG NOR Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số Basic RS NOR latch CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ Giải thích bảng hoạt động Input Output S R Q Q\ 0 1 0 1 1 0 1 0 1 1 Cấm 0 0 Không đổi Nguyên lí hoạt động cũng tương tự chốt 2 cổng NAND, nhưng RS tác động mức cao Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số Ứng dụng chốt RS làm mạch chống dội CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ Hiện tượng dội do các thiết bị cơ khí gây nên khi đóng ngắt chuyển mạch điện tử. Mạch chốt có thể được dùng để chống dội như sau: Ngõ ra không dao động và chỉ xuống thấp khi công tắc chuyển chổ. Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II Bài giảng Kỹ Thuật Số Flip-flop RS (Clocked RS NAND latch) Hai cổng NAND được điều khiển bởi xung clock (đồng hồ), viết tắt CK hay CLK hay CP(clock pulse). Xung Clock: dạng sóng vuông Input Output CK Sn Rn 1 0 1 0 1 1 1 0 1 0 1 0 0 1 1 1 Cấm 0 X X S,R ko ảnh hưởng trạng thái ra 1+n Q 1+n Q nn QQ = +1 CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ Bảng hoạt động n: trạng thái hiện tại n+1 : trạng thái kế tiếp [...]... bằng tín hiệu clock Dùng FF kiểu Master-Slave để đảm bảo truyền tin cậy (ổn định ở tần số cao) Master Bài giảng Kỹ Thuật Số Slave Học viện công nghệ BCVT Khoa Kỹ Thuật Điện Tử II CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ Flip-flop JK chính phụ (MS- Master-Slave) • Để đảm bảo truyền tín hiệu tin cậy, 012345789 094549012345 49 !#$%&#'()*#+ 49,-./0 23467289 2 !"# $%&'()*+,-'*.-/'01-*2)3 45789:;2?) @ABCD7E744444444444444444444444444444444444444444444444444444444444444444444444444444444444444444443F 343457! "&GHI "J G&"