Giới thiệu tổng quát về plc

Trường đại học bách khoa hà nội Khoa đIện tử viễn thông CHƯƠNG I : GIỚI THIỆU TỔNG QUÁT VỀ PLC

Trờng đại học bách khoa hà nội Khoa đIện tử viễn thông Chơng I : Giới thiệu tổng quát plc 1.1 Hệ thống điều khiển : Tổng quát , hệ thống điều khiển tập hợp dụng cụ , thiết bị điện tử , đợc dùng hệ thống cần đảm bảo tính ổn định , xác , chuyển đổi nhịp nhàng qui trình hoạt động sản xuất Nó thực yêu cầu dụng cụ , từ cung cấp lợng đến thiết bị bán dẫn Với thành phát triển nhanh chóng công nghệ việc điều khiển hệ thống phức tạp đợc thực hệ thống điều khiển tự động hoá hoàn toàn, PLC , đợc sử dụng kết hợp với máy tính chủ Ngoài , giao diện để kết nối với thiết bị khác ( nh : bảng điều khiển, động , contact , cuộn dây, ) Khả chun giao m¹ng cđa PLC cã thĨ cho phÐp chóng phối hợp xử lý, điều khiển hệ thống lớn Ngoài , thể linh hoạt cao việc phân loại hệ thống điều khiển Mỗi phận hệ thống điều khiển đóng vai trò quan trọng Từ hình 1.1 ta thấy: PLC không nhận biết đợc điều không đợc kết nối với thiết bị cảm ứng Nó không cho phép máy móc hoạt động ngõ PLC không đợc kết nối với động Và tất nhiên , vùng máy chủ phải nơi liên kết hoạt động vùng sản xuất riêng biệt Cảm biến xử lý Điều khiển Cơ cấu Chấp hành plc Hiển thị Hình 1.1 Hệ thống điều khiển PLC 1.2 Vai trò PLC Trong hệ thống điều khiển tự động, PLC đợc xem nh trái tim hệ thống điều khiển Với chơng trình ứng dụng (đà đợc lu trữ bên nhớ PLC ) PLC liên tục kiểm tra trạng th¸i cđa hƯ thèng , bao gåm: kiĨm tra Trờng đại học bách khoa hà nội Khoa đIện tử viễn thông tín hiệu phản hồi từ thiết bị nhập, dựa vào chơng trình logic để xử lý tín hiệu mang tín hiệu điều khiển thiết bị xuất PLC đợc dùng để điều khiển thống từ đơn giản đến phức tạp Hoặc ta kết hợp chúng với thành mạng truyền thông điều khiển trình phức hợp 1.3 Các thiết bị nhập xuất dùng plc 1.3.1 Các thiết bị nhập Sự thông minh hệ thống tự động hoá phụ thuộc vào khả đọc tín hiệu từ cảm biến tự động PLC Hình thức giao diện PLC thiết bị nhập là: nút ấn, cầu dao phím , Ngoài PLC nhận đợc tín hiệu từ thiết bị nhận dạng tự động nh: công tắc trạng thái , công tắc giới hạn ,cảm biến quang điện, cảm biến cấp độ , Các loại tín hiệu nhập đến PLC phải trạng thái logic ON/OFF tín hiệu Analog Những tín hiệu ngõ vào đợc giao tiÕp víi PLC qua c¸c modul nhËp 1.3.2 C¸c thiÕt bị xuất Trong hệ thống tự động hoá, thiết bị xuất yếu tố quan trọng Nếu ngõ PLC không đợc kết nối với thiết bị xuất hầu nh hệ thống bị tê liệt hoàn toàn Các thiết bị xuất thông thờng là: động , cuộn dây nam châm , relay, chuông báo, Thông qua hoạt động motor, cuộn dây, PLC điều khiển hệ thống từ đơn giản đến phức tạp Các loại thiết bị xuất phần kết cấu hệ thống tự động hoá ảnh hởng trực tiếp vào hiệu suất hệ thống Trờng đại học bách khoa hà nội Khoa đIện tử viễn thông Tuy nhiên , thiết bị khác nh : đèn pilot ,còi báo động cho biết mục đích nh: báo cho biết giao diện tín hiệu ngõ vào , thiết bị ngõ đợc giao tiếp với PLC qua miền rộng modul ngõ PLC 1.4 Bộ điều khiển lập trình đợc PLC ? PLC điều khiển logic theo chơng trình bao gồm : xử lý trung tâm gọi CPU (Central Procesing Unit ) chứa trơng chình ứng dụng modul giao diện nhập xuất Nó đợc nối trực tiếp đến thiết bị I/O Vì thế, tín hiệu nhập, CPU xử lý tín hiệu gởi tín hiệu đến thiết bị xuất Bus Lựa chọn I/O Tín hiệu điều khiển RF LU Khôí đầu vào Lựa chọn I/O RAM G1 En 1D C1 TÝn hiƯu ®IỊu khiĨn En G1 RAM Khối đầu Trờng đại học bách khoa hà nội Khoa đIện tử viễn thông Dữ liệu vào Dữ liệu Hình 1.2 Cấu trúc phần cứng PLC với khối nhớ vào 1.5 So sánh PLC với thiết bị điều khiển thông th ờng khác Hiện nay, hệ thống điều khiển PLC thay cho hệ thống điều khiĨn b»ng relay ,contactor th«ng thêng Ta h·y thư so sánh u khuyết điểm hai hệ thống trên: Hệ thống điều khiển thông thờng : ã Thô kệch có nhiều dây dẫn bảng điều khiển ã Tốn nhiều thời gian cho việc thiết kế ,lắp đặt ã Tốc độ hoạt động chậm ã Công suất tiêu thụ lớn ã Mỗi lần muốn thay đổi chơng trình phải lắp đặt lại toàn bộ, tốn nhiều thời gian ã Khó bảo quản sửa chữa Hệ thống điều khiển PLC: ã Những dây kết nối hệ thống giảm đợc 80% nên nhỏ gọn ã Công suất tiêu thụ ã Sự thay đổi ngõ vào , điều khiển hệ thống trở nên dễ dàng nhờ phần mền điều khiển máy tính hay console ã Tốc độ hoạt động hệ thống nhanh ã Bảo trì hệ thống sửa chữa dễ dàng ã Độ bền tin cậy vận hành cao ã Giá thành hệ thống giảm số tiếp điểm tăng ã Có thiết bị chống nhiễu ã Ngôn ngữ lập trình dễ hiểu ã Dễ lập trình lập trình máy tính, thích hợp cho việc thực lệnh ã Các modul rời cho phép thay thêm vào cần thiết Trờng đại học bách khoa hà nội Khoa đIện tử viễn thông Do có lý PLC thể rõ u điểm so với thiết bị điều khiển thông thờng khác PLC có khả thêm vào hay thay đổi lệnh tuỳ theo yêu cầu công nghệ Khi ta cần thay đổi chơng trình nó, điều nói lên tính điều khiển linh ®éng cđa PLC 1.6 CÊu tróc phÇn cøng cđa PLC : Cấu trúc phần cứng tất PLC ®Ịu cã c¸c bé phËn sau: bé xư lý, bé nhớ, nhập, xuất 1.6.1 Đơn vị xử lý trung tâm (CPU ) : Là vi xử lý, liên kết với hoạt động hệ thống PLC , thực chơng trình, xử lý tín hiệu nhập xuất thông tin liên lạc với thiết bị bên ngoµi 1.6.2 Bé nhí ( Memory ) : Cã nhiỊu loại nhớ khác Đây nơi lu gữi trạng thái hoạt động hệ thống nhớ ngời sử dụng Để đảm bảo cho PLC hoạt động, phải cần có nhớ để lu giữ chơng trình, cần mở rộng nhớ để thực chức khác nh: + Vùng đệm tạm thời lu trữ trạng thái kênh xuất / nhập đợc gọi Ram xuất nhập + Lu trữ tạm thời trạng thái chức bên : Time, counter, relay Bé nhí gåm cã nh÷ng loại sau : + Bộ nhớ đọc (Rom: Read Only Memory ): Rom nhớ khả biến, lập trình lần Do không thích hợp cho việc điều khiển "mềm "của PLC Rom phổ biến so với loại nhớ khác + Bộ nhớ ghi đọc (Ram : Random Access Memory ): Ram lµ mét bé nhí thêng đợc dùng để lu trữ liệu chơng trình cđa ngêi sư dơng D÷ liƯu Ram sÏ bị nguồn điện bị Tuy nhiên vấn đề đợc giải cách gắn thêm vào Ram nguồn điện dự phòng Ngày , kü tht ph¸t triĨn PLC , ngêi ta dùng CMOSRAM nhờ tiêu tốn lợng thấp cung cấp pin dự phòng cho Ram nguồn Pin dự phòng có tuổi thọ năm trớc cần thay thế, ta chọn pin sạc gắn với hệ thống, pin đợc sạp cấp nguồn cho PLC + Bộ nhớ đọc chơng trình xoá đợc (EPROM: Eresable Programmable Read Only Memory ): EPROM lu tr÷ d÷ liƯu gièng nh ROM , nhiªn néi dung cđa nã cã thể bị xoá ta phóng tia tử ngoại vào, ngời viết phải viết lại chơng trình nhớ + Bộ nhớ đọc chơng trình xoá đợc b»ng ®iƯn (EEPROM : Electric Erasable Programmable Read Only Memory) : EEPROM kết hợp khả truy linh động Ram tính khả biến EEPROM, nội dung EEPROM bị xoá lập trình điện nhiên đợc số lần định Trờng đại học bách khoa hà nội Chơng II : Khoa đIện tử viễn thông giới thiệu điều khiĨn LËp tr×nh plc Simatic S7 -200 I: CÊu tróc phần cứng CPU Khái quát chung: S7- 200 làthiết bị điều khiển logic khả trình loại nhỏ hÃng siemens cÊu tróc theo module cã c¸c module më réng module đợc sử dụng cho nhiều ứng dụng lập trình khác Thành phần S7-200 lµ khèi vi lý CPU 212 vµ CPU 214 vỊ hình thức bên khác hai loại CPU nhận biết đợc nhờ số đầu vào vµ ngn cung cÊp CPU 212 cã cỉng vào cổng có khả mở rộng thªm b»ng hai module më réng CPU 214 cã 14 cổng vào 10 cổng có khả mở rộng thêm module mở rộng Cấu trúc CPU 212 -512 từ đơn ( Word ) tức kbyte, để lu chơng trình thuộc miền nhớ đọc/ghi đợc không bị liệu nhờ cã giao diƯn EPROM Vïng nhí víi tÝnh chÊt nh đợc gọi vùng nhớ non-votatile 512 từ đơn đợc lu liệu có 100 từ nhí ®äc/ghi thc miỊn nhí non volatile cỉng vµo logic vµ cỉng logic Cã thĨ ghép nối module để mở rộng số cổng vào/ra , bao gồm module tơng tự (analog) Tổng số cổng logic vào /ra cực đại 64 cổng vào 64 cổng 64 tạo thời gian trƠ (time ) ®ã cã time cã ®é phân giải 1ms , 8time có độ phân giải 10 ms 54 time có độ phân giải 100ms 64 đếm (counter ) chia làm loại đếm đếm tiến loại đếm vừa đếm tiến vừa đếm lùi 368 bít nhớ đặc biệt sử dụng làm bit trạng thái bit đặt chế độ làm việc Có chế độ ngắt xử lý tín hiệu khác bao gồm ngắt truyền thông ngắt theo sờn lên xuống Ngắt theo thời gian ngắt báo hiệu đếm tốc độ cao (2khz) Bộ nhớ không bị liệu khoảng thời gian 50 PLC bị nguồn nu«i 3- CÊu tróc CPU 214 CPU 214 bao gåm 14 ngõ vào 10 ngõ có khả më réng thªm b»ng module më réng 2048 tõ ®¬n (4kbyte ) thc miỊn nhí ®äc /ghi non - volatile để lu chơng trình (dùng nhớ có giao diện EEPROM ) 2048 từ đơn (4kbyte) thuộc kiểu đọc /ghi để lu liệu (trong có 512 từ đầu thuéc miÒn EEPROM ) IO O ,QO O ,VO O, SMO.1 Tổng số cổng vào /ra cực đại 64 cỉng vµo vµ 64 cỉng Cã 14 ngâ vµo tõ IO.O  IO.1 vµ I1.O  I1.5 Cã 10 ngâ tõ QO.O  IO.1 vµ Q1.O  QI.1 Có thể gắn thêm module mở rộng bao gồm module analog Trờng đại học bách khoa hà nội Khoa đIện tử viễn thông 128 timer chia làm loại theo độ phân giải khác timer 1ms, 16 timer 10 ms vµ 108 timer 100ms Cã 128 đếm chia làm hai loại + Chỉ đếm lên CTU + Vừa đếm lên vừa đếm xuống CTUD Có 688 bít nhớ đặc biệt dùng để thông báo trạng thái đặt chế độ làm việc + SMO.O : trạng thái + SMO.1 : vòng quét Các chế độ ngắt xử lý ngắt gồm ngắt truyền thông , ngắt theo sờn lên sờn xuống, ngắt thời gian ngắt đếm tốc độ cao ngắt truyền xung Có đếm tốc độ cao với nhịp 2khz khz 2bộ phát xung nhanh cho dÃy xung kiểu: PTO ( Pulse traisn output ) : điều tần PWM (Pulse width modulation ) : ®iỊu réng xung chỉnh tơng tự Toàn vùng nhớ không bị liệu khoảng thời gian 190 PLC bị nguồn nuôi Các đèn báo S7 - 200 CPU 214 + SF (§ÌN §á ) : đèn đỏ SF báo hiệu hệ thống bị hỏng ĐènSF sáng lên PLC bị hỏng hóc + Run (đèn xanh ) : đèn xanh định PLC chế độ làm việc thực chơng trình đợc nạp vào máy + Stop (đèn vàng ) : đèn vàng PLC chế ®é dõng + Ixx (®Ìn xanh ) : ®Ìn xanh cổng vào định trạng thái tức thời cđa cỉng Ixx ( X.X = 0.0  1.5 ) + Qy.y (®Ìn xanh ) :®Ìn xanh ë cỉng báo hiệu trạng thái tức thời cổng Qy.y (y.y = 0.0  1.1 ) + TERM : cho phÐp máy lập trình tự định chế độ hoạt động cho PLC hc Run hc Stop II :CÊu tróc bé nhớ : Bộ điều khiển lập trình S7 -200 đợc chia thµnh vïng nhí Víi tơ cã nhiƯm vụ trì liệu thời gian định nguồn nhớ S7 -200 có tính động cao ,đọc ghi đợc phạm vi toàn vùng loại trừ bít đặc biệt SM (Special Memory) truy nhập để đọc Vùng chơng trình C Vùng tham số Chơng trình Chơng trình Vùng liệu Tham số Tham số Vùng đối tợng Dữ liệu Dữ liệu Trờng đại học bách khoa hà nội Khoa đIện tử viễn thông EEPROM Bộ nhớ Hình II -1 : Bé nhí vµ ngoµi cđa S7 -200 - Vùng chơng trình : Là vùng nhớ đợc sử dụng để lu trữ lệnh chơng trình vùng thuộc nhớ độc ghi đợc -Vùng tham số : Là vùng lu tham số nh : từ khoá, địa trạm giống nh vùng chơng trình thuộc nhớ đọc ghi đợc - Vùng liệu : Là vùng nhớ động đợc sử dụng cất liệu chơng trình bao gồm kết phép tính đợc truy cập theo bit byte vùng đợc chia thành vùng nhớ với công dụng khác Vùng I ( Input image register) :Là vùng nhớ gồm 8byte I (đọc /ghi ) : I.O  I.7 - Vïng Q (Output image register ): Là vùng nhớ gồm 8byte Q (đọc /ghi ) : Q.O  Q.7 - Vïng M (Internal Memory bits ): Là vùng nhớ gồm 32 byte M (đọc /ghi ) : M.O  M.31 - Vïng V (Variable memory ): Lµ vïng nhí gåm cã 4096 byte V (®äc /ghi ) : V.O  V.4095 - Vïng SM ( Special memory ): Lµ vïng nhí gåm cã 86 byte chia làm 2phần SMO SM29 đọc SMO SM85 ghi - Vùng đối tợng : Là time (định ), counter (bộ đếm ) tốc độ cao cổng vào/ tơng tự đợc đặt vùng nhớ cuối vùng không thuộc kiểu non - volatile nhng đọc ghi đợc - Timer (bộ định ): Đọc /ghi T0 T127 - Counter (bộ đếm ) : Đọc /ghi C0 C 127 - Bộ đệm vào analog (đọc) : AIW0 AIW30 - Bé ®Ưm analog (ghi) : AQW0  AQW30 - Accumulator (thanh ghi) : AC0  AC3 - Bé ®Õm tèc ®é cao : HSCO  HSC2 TÊt miền truy nhập đợc theo bit , byte , từ đơn (word - 2byte) , tõ kÐp (Doudble word ) III Cấu trúc chơng trình: Chơng trình cho S7 -200 phải có cấu trúc bao gồm chơng trình (main program) sau đến chơng trình chơng trình xử lý ngắt - Chơng trình đợc kết thúc lệnh kết thúc chơng trình (End) - Chơng trinh phận chơng trình Các chơng trình phải đợc viết sau lệnh kết thúc chơng trình lệnh (End) Trờng đại học bách khoa hà nội Khoa đIện tử viễn thông - Các chơng trình đợc nhóm lại thành nhóm sau chơng trình sau đến chơng trình xử lý ngắt cách viết nh cấu trúc chơng trình đợc rõ ràng thuận tiện việc đọc chơng trình trộn lẫn chơng trình chơng trình xử lý ngắt đằng sau chơng trình Main program Thùc hiƯn mét vßng qt End {Stop} SBR (n) {no 255 } chơng trình Ret Thực đợc chơng trình chÝnh gäi INT (n) { no  255 } ch¬ng trình xử lý ngắt Ret Thực có tín hiệu báo ngắt IV Phơng pháp lập trình : S7 -200 biểu diễn mạch logic cứng dÃy lệnh chơng trình bao gồm dÃy lệnh S7 -200 thực chơng trình lệnh nhập kết thúc lệnh lập trình cuối vòng Một vòng quét nh dòng quét (scan) Một vòng quét (Scan cycle ) đợc bắt đầu việc đọc trạng thái đầu vào sau thực chơng trình, vòng quét kết thúc việc thay đổi trạng thái đầu Trớc bắt đầu vòng quét S7 -200 thực thi nhiệm vụ truyền thông Chu trìng chu trình lập Giai đoạn chuyển liệu ngoại vi Giai đoạn nhập liệu từ ngoại vi 10 Trờng đại học bách khoa hà nội Khoa đIện tử viễn thông Giai đoạn truyền thông nội tự kiểm tra lỗi giai đoạn thực chơng trình Hình IV -1 : Thực chơng trình theo vòng quét S7 -200 Cách lập trình cho S7 -200 dựa hai phơng pháp : Phơng pháp hình thang (lader logic -viết tắt LAD ) phơng pháp liệt kê lệnh (statement list viết tắt STL ) - Chơng trình đợc viết theo kiểu LAD thiết bị lập trình tạo chơng trình thoe kiểu STL tơng ứng ngợc lại - Phơng pháp LAD : LAD ngôn ngữ lập trình đồ hoạ thành phần dùng LAD tơng ứng với thành phần dùng để biểu diễn lệnh logic nh sau : - Tiếp điểm : biểu tợng (symbol) mô tả tiếp điểm rơle cvác tiÕp ®iĨm cã thĨ thêng ®ãng , thêng më - Cuộn dây (coil) : biểu tợng mô tả rơ le mắc theo chiều dòng điện cung cấp cho rơle - Hộp (box) : biểu tợng mô tả hàm khác làm việc có dòng điện chạy đến hộp thờng thời gian (time), đếm (counter) hàm toán học - Mạng LAD : đờng nối phần tử thành mạch hoàn thiện , từ đờng nguồn bên trái sang nguồn bên phải dòng điện chạy từ trái qua tiếp điểm đến cuộn dây hộp trở bên phải nguồn - Phơng pháp liệt kê lệnh STL: Phơng pháp liệt kê (STL) phơng pháp thực chơng trình dới dạng tập hợp câu lệnh Mỗi câu lệnh chơng trình kể lệnh hình thức biểu diễn chức PLC Để tạo chơng trình dạng STL ngời lập trình cần phải hiểu rõ phơng pháp sử dụng ngăn xếp logic S7- 200 (S0 S8) Ngăn xếp logic khối gồm bit chồng lên Tất thuật toán liên quan đến ngăn xếp , làm việc với bit với bit đầu bit thứ hai ngăn xếp (S0 S1) giá trị logic đợc gửi vào ngăn xếp V.Cú pháp lệnh S7 -200 LDN LD - Lệnh vµo : (Input/Oput) - Load (LD) : LƯnh LD nạp giá trị tiếp điểm vào bit ngăn xếp có giá trị cũ lại bị đẩy lùi xuống bit (nh hình V -1) Tríc Co Sau M Tríc C0 Sau C1 C1 C1 C1 C2 C2 C2 C2 Bị đẩy khỏi 11 ngăn xếp M Bị đẩy khỏi ngăn xếp Trờng đại học bách khoa hà nội Khoa đIện tử viƠn th«ng C3 C3 C3 C3 C4 C4 C4 C4 C5 C5 C5 C5 C6 C6 C6 C6 C7 C7 C7 C7 C8 C8 Hình V-1: Trạng thái ngăn xÕp tríc vµo sau thùc hiƯn hiƯu lƯnh LD - Hình V-2: Trạng thái ngăn xếp trớc sau thùc hiÖn hiÖu lÖnh LDN Load not (LDN) : lệnh LDN nạp giá trị logic ngịch đảo tiếp điểm vào bit ngăn xếp , giá trị cũ lại ngăn xếp bị đẩy lùi xuống bit (hình V-2) Các dạng lệnh khác lệnh LD , LDN cho LAD nh sau : 12 Trờng đại học bách khoa hà nội Lad Khoa đIện tử viễn thông Mô tả Toán hạng n Tiếp điểm thờng mở đợc đóng nÕu n = n : I, Q, M, SM,T, C, V (bit) n TiÕp ®iĨm thêng ®ãng sÏ më NÕu n = n TiÕp ®iĨm thêng më sÏ ®ãng tøc thêi n = n: I N TiÕp ®iĨm thêng ®ãng sÏ më Tøc thêi n = Các dạng khác lệnh LD, LDN cho STL nh sau: LÖnh LD n LDN n LDI n LDNI n Mô tả Lệnh nạp giá trị logic điểm n vào bit ngăn xếp Lệnh nạp giá trị logic nghịch đảo điểm n vào bit đầu tiền ngăn xếp Lệnh nạp tức thời giá trị logic điểm n vào bit ngăn xếp Lệnh nạp tức thời giá trị logic nghịch đảo vào điểm n vào bit 13 Toán hạng n: I, Q, M, SM, T, C, V (bit) n: I (bit) Trờng đại học bách khoa hà nội Lad n n I Khoa đIện tử viễn thông Mô tả Cuộn dây đầu trạng thái kích thích có dòng điện điều khiển qua Cuộn dây đầu đợc kích tức thời có dòng điều khiển qua Toán hạng N: I, Q, M, SM, T, C, V (bit) n: Q (bit) + Mô tả lệnh Ouput STL STL =n =In Mô Tả Toán hạng Lệnh= chép giá trị đỉnh ngăn n : I, Q, M, SM, T, C, V xếp (bit) Tới tiếp điểm n đợc dẫn lƯnh LƯnh = I (Immediate) chÐp tøc thêi gi¸ trị đỉnh stack tới tiếp n : Q bit điểm n đợc dẫn lệnh 2- Lệnh ghi/xoá giá trị cho tiếp điểm : Set (S) Reset(R) lệnh dùng để đóng ngắt tiếp điểm gián đoạn ®· ®ỵc thiÕt kÕ LAD logic ®iỊu khiĨn đến cuộn dây đóng mở tiếp điểm Trong STL lệnh truyền trạng thái bit đầu ngăn xếp đến điểm thiết kế bit có giá trị lệnh S R đóng ngắt tiếp điểm dẫy tiếp điểm (giới hạn từ 255 ) Nội dung ngăn xếp khôntg bị thay đổi lệnh mô tả lệnh S R LAD 14 Trờng đại học bách khoa hà nội LAD S Bit n S S Bit n R s Bit n SI s Bit n RI Khoa đIện tử viễn thông Mô tả Toán hạng Đóng mảng gồm n tiếp điểm kể tõ S -bit S -bit : P, Q, S, SM, T, C, V (bit) Ngắt mảng gồm n tiếp điểm kể từ S bit lại cho vào timer counter lệnh xoá bit đầu cña timer/counter n : PB, QP, MB, SMB, VB, AC, số, *VD* AC Đóng tức thời mảng gồm n tiêp điểm kể từ S bit S bit: Q bit n : PB, QB, SMB, Ng¾t tøc thêi mảng gồm n tiếp MB, VB, AC, điểm kể từ địa S bit số, *VD* AC - Mô tả lệnh sét (S) reset (R) b»ng STL Stl S - S bit - n R - S bit -n SI - S bit -n RI - S.bit n Mô tả Toán hạng Ghi giá trị logic vào mảng gồm n bit kể từ địa chi S bit S -bit: P, Q, M, SM, T, C, V, (bit) Xoá mảng gồm n bit kể từ địa chi S bit S bit lại vào timer counter n : PB, QB, MB, lệnh xoá bit đầu timer counter SMB, VB, AC, số, *VD Ghi tức thời giá trị logic1 vào mảng gồm n bit kể từ địa S.bit S - bit : Q bit Xoá tức thời mảng gồm n bit kể từ n: IB, QB, MB, địa chØ S.bit SMB, VB, AC, h»ng sè, *VD 15 Trêng đại học bách khoa hà nội 3- Khoa đIện tử viễn thông Các lệnh logic đại số boolean Các lệnh đại số boolean cho phép tạo lập mạch logic nhớ Trong LAD lệnh đợc biểu diễn thông qua cấu trúc mạch mắc nối tiếp hay song song tiếp điểm thờng đóng tiếp ®iĨm thêng më STL cã thĨ sư dơng c¸c lƯnh A (And) O (OR) cho hàm số c¸c lƯnh AN (And not); ON (or not) cho c¸c hàm kín giá trị ngăn xếp thay đổi phụ thuộc vào lệnh Lệnh Môtả 0n Lệnh thực toán tử (A) (0) giá Trị logic tiếp điểm n giá trị bit An AN n ON n AI n OI n ANI n ONI n Trong ngăn xếp kết đợc ghi lại vào bit ngăn xếp Lệnh thực toán tử (A) vào (0) giá Trị logic nghịch đảo tiếp điểm n giá trị bit ngăn xếp kết đợc ghi lại vào bit ngăn xếp Lệnh thực toán tử (A) vào (0) giá trị logic tiếp điểm n giá trị bit ngăn xếp kết đợc ghi Lại vào bit ngăn xếp Lệnh thực toán tử (A) vào (0) giá trị logic nghịch đảo tiếp điểm n giá trị bit ngăn xếp kết đợc ghi lại vào bit ngăn xếp 16 Toán hạng n: I, Q, U, SM, T, C, V n: I bit Trờng đại học bách khoa hà nội Khoa đIện tử viễn thông Ngoài lệnh làm việc trực tiếp với tiếp điểm S7 -200 có lệnh đặc biệt biểu diễn phép tính đại số boolean cho bit ngăn xếp đợc gọi lệnh Stack logic Đó lệnh ALD (And load), OLD (or load), LPS (logic push), LRD (logic read) vµ LPP (logic pop) Lệnh stack logic đợc dùng để tổng hợp chụp xoá mệnh đề logic LAD đếm dành cho lệnh stack logic , STL sử dụng lệnh stack logic để thực phơng trình tổng thể có nhiều biểu thức Bảng sau tóm tắt cú pháp gọi lệnh Stack logic STL Lệnh ALD OLD Mô tả Toán hạng Lệnh tổ hợp giá trị bit thứ hai ngăn xếp phép tính logic kết Không có ghi lại vào bit giá trị lại ngăn xếp đợc kéo lên 1bit Lệnh tổ hợp giá trị bit thứ hai ngăn xếp phép tính logic kết qủa Không có ghi lại vào bit giá trị lại ngăn xếp đợc kéo lên 1bit LPS Lệnh logic chụp giá trị bit thứ hai ngăn xếp giá trị lại Không có ngăn xếp bị đẩy xuống 1bit Bit cuối bị đẩy khỏi ngăn xếp LRD Lệnh chép giá trị bit thứ hai vào bit ngăn xếp giá trị lại ngăn Khônh có xếp gữi nguên vị trí LPP Lệnh kéo ngăn xếp lên bit giá trị bit sau đợc chuyển cho bit trớc Không có a - Lệnh AND (A) OR(O) Lệnh A O phối hợp giá trị tiếp điểm n với giá trị bit ngăn xếp kết phép tính đợc đặt lại vào bit ngăn xếp giá trị bit lại ngăn xếp không bị thay đổi B - LƯnh AND AD vµ OR O XORW XORD lƯnh thùc hiƯn c¸c tht to¸n logic And , or , exclusive or đại số boolean byte byte 4- Lệnh có tiếp điểm đặc biệt : 17 Trờng đại học bách khoa hà nội Khoa đIện tử viễn thông Có thể dùng lệnh có tiếp điểm đặc biệt để phát trạng thái xung (sờn xung) đảo lại trạng thái dòng cung cấp (giá trị đỉnh ngăn xếp) LAD sử dụng tiếp điểm đặc biệt để tác động vào dòng cung cấp tiếp điểm đặc biệt, toán hạng riêng chúng phải đặt chúng vào vị trí phía trớc cuộn dây hộp đầu Tiếp điểm chuyển tiếp dơng /âm (các lệnh sên tríc sau) cã nhu cÇu vỊ bé nhí bëi CPU 214 256 lệnh Mô tả lệnh tiếp điểm đặc biệt LAD STL LAD I0.0 STL Not I0.0 P I0.0 N Q Q0 Net work1 LD I0.0 Not = Q0.1 Q0 Net work2 LD I0.0 Eu = Q0.2 Q0 Net work3 LD I0.0 Eu = Q0.3 C¸c lệnh điều khiển timer Timer hệ tạo thời gian trễ tín hiệu vào tín hiệu nên điều khiển thờng gọi khâu trễ S7 -200 có 128 timer (với CPU 214) đợc chia thành hai loại khác - Timer tạo thời gian trƠ kh«ng cã nhí (On Delay Timer ) ký hiƯu TON - Timer t¹o thêi gian trƠ cã nhí (Retentive on Delay Timer) ký hiƯu TONR Hai kiĨu timer c¸c S7 -200 (TON TONR) phân biệt với phản ứng trạng thái tin hiệu đầu vào Cả hai kiểu TON TONR bắt đầu tạo thời gian trễ tín hiệu từ thời điểm có sờn lên tín hiệu đầu vào, tức tín hiệu đầu vào chuyển trạng thái từ lên gọi thời điểm timer đợc kích không tính thời gian đầu vào có giá trị logic mà thời gian trễ tín hiệu đợc đặt trớc Khi đầu vào có giá trị TON tự động reset TONR không tự động reset Timer TON đợc dùng để tạo thời gian trƠ mét kho¶ng thêi gian Timer TONR thêi gian trẽ đợc tạo nhiều khoảng thời gian khác 18 Trờng đại học bách khoa hà nội Khoa đIện tử viễn thông Timer TON TONR bao gồm loại với ba độ phân giải khác độ phân giải 1ms, 10ms, 100ms Thời gian trễ đợc tạo độ phân giải timer đợc chọn giá trị đặt trớc cho timer Ví dụ : timer có độ phân giải 10ms giá trị đặt trớc 50ms thời gian trễ = 500ms Các loại timer cđa S7 -200 (®èi víi CPU 214) theo TON, TONR Lệnh ton tonr độ phân giải Giá trị cực ®¹i Cpu 214 1ms 32,767s T32, T96 10ms 327,76s T33  T36, T97  T100 100ms 3276,6s T37  T63, T101  T127 1ms 10ms 32,767s 327,67s To, T64 T1 T4, T65 T68 100ms 3267,7s T5  T31, T64  T95 Có ph¸p khai b¸o sư dơng timer LAD, STL Lad TON Stl Txx TON PT Toán hạng Txx Txx CPU 32  63 (WORD) 96  127 IN PT PT : VW, T, IW, QW, MV (WORD) SMW, AC, AIM VD *AC, số 19 Trờng đại học bách khoa hà nội TONR Txx Khoa đIện tử viƠn th«ng TONR - Txx Txx CPU  31 (WORD) 64  95 PT IN PT PT : VW, T, C, IW, QW (WORD) MW SMW Chó ý : Khi sử dụng timer TONR giá trị tức thời đợc lu lại không bị thay đổi khoảng thời gian tín hỉệu đầu vào có logic giá trị bit không đợc nhớ mà hoàn toàn phụ thuộc vào kết so sánh giá trị đếm tức thời giá trị đặt trớc Các lệnh điều khiển counter Counter đếm chức sờn xung S7 200 đếm S7 -200 đợc chia làm hai loại đếm tiến (CTU) đếm tiến lùi (CTUD) Bộ đếm tiến CTU đếm số sờn lên tín hiệu logic đầu vào tức đếm số lần thay đổi trạng thái từ logic lên tín hiệu số sờn xung đếm đợc ghi vào ghi 2byte đếm goị ghi C -WORD Nội dung C - WORD gọi giá trị tức thời đếm đợc so sánh với giá trị đếm tức thời lớn giá trị đặt đếm báo cách đặt giá trị logic 1vào bit đặc biệt đợc gọi C bit trờng hợp giá trị đặt trớc C bit có giá trị logic Các counter có chân nối với tín hiệu điều khiển xoá để thực việc đặt lại chế độ khởi phát ban đầu (Reset) cho đếm đợc ký hiệu chữ R LAD hay đợc qui định trạng thái logic bit bắt ngăn xếp STL đếm đợc reset tín hiệu bị xoá có mức logic lƯnh R(reset) thùc hiƯn víi C bit Khi bé đếm đợc reset CWORD C bit nhận giá trị 20 Trờng đại học bách khoa hà nội Khoa đIện tử viễn thông CU Cbit PV Giá trị Tức thời C word R Hình 6-1 : Bé ®Õm CTU cđa S7 -200 Bé ®Õm CTUD ®Õm tiến gặp sờn lên xung vào cổng đếm tiến ký hiệu CU LAD bit thứ ngăn xếp STL đếm lùi gặp sờn lên xung vào cổng đếm lùi đợc ký hiệu CD LAD bit thứ ngăn xếp STL - Khi đầu vào logic chân xoá ký hiệu R LAD bit thứ ngăn xếp STL có giá trị logic lệnh reset với C bit đếm - CTUD có giá trị đếm tức thời giá trị đếm đợc lu ghi 2byte C-Word đếm Giá trị đếm tức thời đợc so sánh với giá trị đặt trớc PV đếm - Nếu giá trị đếm tức thời lớn giá trị đặt trớc C bit có giá trị logic trờng hợp klhác giá trị logic CU C bit PV CD C word 21 ... cảm biến tự động PLC Hình thức giao diện PLC thiết bị nhập là: nút ấn, cầu dao phím , Ngoài PLC nhận đợc tín hiệu từ thiết bị nhận dạng tự động nh: công tắc trạng thái , công tắc giới hạn ,cảm biến... giao diện tín hiệu ngõ vào , thiết bị ngõ đợc giao tiếp với PLC qua miền rộng modul ngõ PLC 1.4 Bộ điều khiển lập trình đợc PLC ? PLC điều khiển logic theo chơng trình bao gồm : xử lý trung tâm... học bách khoa hà nội Chơng II : Khoa đIện tử viễn thông giới thiệu điều khiĨn LËp tr×nh plc Simatic S7 -200 I: CÊu tróc phần cứng CPU Khái quát chung: S7- 200 làthiết bị điều khiển logic khả trình