Giáo trình Vi xử lý - Chương 4

Vi xử lý là một chip bán dẫn kết hợp các chức năng của đơn vị xử lý trung tâm (CPU) trên một hoặc một vài mạch tích hợp. Nó là một thiết bị đa chức năng, lập trình được

KKỹỹthuthuậậttVi Vi xxửửlýlýĐiĐiệện tn tửử--ViViễễn thôngn thôngĐĐạại hi họọc Bc Báách khoa Đch khoa ĐààNNẵẵngng ChươngChương444.14.1Phân loPhân loạại bi bộộnhnhớớbbáán dn dẫẫnn4.24.2HoHoạạt đt độộng cng củủa ca cááccchip EPROMchip EPROM4.34.3HoHoạạt đt độộng cng củủa ca cááccchip SRAMchip SRAM4.4 Bus4.4 Bushhệệththốống cng củủa ha hệệvivixxửửlýlý808880884.54.5BBàài toi toáán thin thiếết kt kếếbbộộnhnhớớ MMụục tiêu vc tiêu vààbibiệện phn phááp thip thiếết kt kếếGhGhéép np nốối ci cááccchipchipnhnhớớEPROMEPROMvvààSRAMSRAMvvớớiiBusBushhệệththốống sao cho không xng sao cho không xảảy ra y ra xung đxung độộtt::CCááccchipchipnhnhớớbbịịccấấm khim khivivixxửửlý truy clý truy cậập p ccáác cc cổổngngI/OI/OChChỉỉccóómmộộttchipchipnhnhớớhohoạạt đt độộng khing khivivixxửửlý lý truy ctruy cậập bp bộộnhnhớớThThựực hic hiệện mn mộột mt mạạch gich giảải mã đi mã địịa cha chỉỉbbộộnhnhớớddùùng cng cááccchipchipgigiảải mã hoi mã hoặặc cc cáác cc cổổngnglogiclogichohoặặc kc kếết ht hợợp cp cảảhaihai 4.14.1Phân loPhân loạại bi bộộnhnhớớbbáán dn dẫẫnnBộ nhớ bán dẫn(Semiconductor memory)SAM(Sequential Access Memory)RAM(Random Access Memory)ROM (Read Only Memory) RWM (Read Write memory)PROM EPROMEEPROM Flash ROMSRAM DRAM 4.24.2CCááccchip EPROMchip EPROMEPROMA0A1A2A3A4A5A6A7A8Ap-1VppD0D1D2D3D4D5D6Dm-1CEOEPGMp chân địa chỉCác chân điều khiểnm chân dữ liệuĐiều khiển đọcChọn chip DungDung lư lượợng cng củủaa1 chip1 chipnhnhớớMMộộttchipchipnhnhớớ đư đượợc xem như mc xem như mộột mt mảảng ng ggồồmmn ôn ônhnhớớ MMỗỗiiôônhnhớớ lưu tr lưu trữữ đư đượợccmm--bitbitddữữliliệệuuDungDung lư lượợng cng củủaachipchip thư thườờng đưng đượợc bic biểểu u didiễễnn::nxmnxmVVííddụụ::MMộộttchipchipccóódungdung lư lượợngng2Kx82Kx8nghnghĩĩa a llààchipchip đ đóóccóó2048 ô2048 ônhnhớớvvààmmỗỗiiôônhnhớớccóóththểể lưu tr lưu trữữ đư đượợcc1 byte1 byteddữữliliệệuummchchíính lnh lààssốốchân dchân dữữliliệệu cu củủaachipchiploglog22(n) = p(n) = pllààssốố chân đ chân địịa cha chỉỉccủủaachipchip HoHoạạt đt độộng ghi dng ghi dữữliliệệu vu vààooEPROMEPROMViViệệc ghi dc ghi dữữliliệệu vu vààooEPROMEPROM đư đượợc gc gọọi li lààllậập p trtrìình chonh choEPROMEPROMĐưĐượợc thc thựực hic hiệện bn bằằng thing thiếết bt bịịchuyên dchuyên dụụng ng ggọọi li lààBBộộnnạạppEPROMEPROMChân Vpp đưChân Vpp đượợc cc cấấp đip điệện n ááp tương p tương ứứng vng vớới i ttừừng long loạạiichipchipggọọi li làà đi điệện n ááp lp lậập trp trììnhnhDDữữliliệệu tu tạại ci cáác chân dc chân dữữliliệệu su sẽẽ đư đượợc ghi c ghi vvàào mo mộộttôônhnhớớxxáác đc địịnh nhnh nhờờccáác tc tíín hin hiệệu u đưa vđưa vààooởởccáác chân đc chân địịa cha chỉỉvvààmmộột xungt xung((thưthườờng gng gọọi li lààxung lxung lậập trp trììnhnh)) đưa v đưa vàào o chânchânPGMPGM HoHoạạt đt độộng đng đọọc dc dữữliliệệu tu từừmmộộttchip EPROMchip EPROM Đ Đểể đ đọọc dc dữữliliệệu tu từừ1 ô1 ônhnhớớnnàào đo đóóccủủaa1 chip EPROM1 chip EPROMnnàào đo đóó, B, Bộộvivixxửửlý clý cầần n phphảảii::ChChọọnnchipchip đ đóó: 0 : 0 ----------> CE> CEÁÁp cp cáác tc tíín hin hiệệu đu địịa cha chỉỉccủủaaôônhnhớớccầần đn đọọc vc vààooccáác c chân đchân địịa cha chỉỉAApp--11––AA00ĐĐọọcc: 0 : 0 ------------> OE> OEKKếết qut quảảllààm bitm bitddữữliliệệu cu cầần đn đọọc xuc xuấất hit hiệệnnởởccáác c chân dchân dữữliliệệuuDDmm--11––DD00 HHọọEPROMEPROMthông dthông dụụngng27x27x64Kx864Kx8275122751232Kx832Kx8272562725616Kx816Kx827128271288Kx88Kx8276427644Kx84Kx8273227322Kx82Kx827162716DungDung lư lượợngngSSốốhihiệệu cu củủaachipchipBảng 4.1 Họ EPROM 27x SơSơ đ đồồchânchânccủủaa27162716vvàà273227321 2 3 4 5 6 7 9 1011128 192017181516131421222324GND Vcc A0D0D1D2D7D6D5D4D3A10 A1A2A3A4A5A6A7A9A8Vpp A11 2716 2732__OEVpp __OE /CE__EPROM [...]... Memory or I/O Read (with 742 45) for Memory or I/O Read (with 742 45) ALE T1 CLOCK T2 T3 T4 AD7 - AD0 A15 - A8 A19/S6 - A16/S3 DT/R __ IO/M __ ____ RD DEN ______ A19 - A0 from 74LS373 to memory S6 - S3A19 - A16 A19 - A0 from 74LS373 if I/O ACCESS this is HIGH, if MEMORY ACCESS this is LOW D7 - D0 from memory to 74LS 245 D7 - D0 (from memory) D7 - D0 from 74LS 245 garbage A7 - A0 A15 - A8 ... the buses K K ỹ ỹ thu thu ậ ậ t t Vi Vi x x ử ử lý lý Đi Đi ệ ệ n t n t ử ử - - Vi Vi ễ ễ n thông n thông Đ Đ ạ ạ i h i h ọ ọ c B c B á á ch khoa Đ ch khoa Đ à à N N ẵ ẵ ng ng Minimum/Maximum Mode Minimum/Maximum Mode   Ả Ả nh hư nh hư ở ở ng đ ng đ ế ế n c n c á á c chân c chân 24 24 - - 31 31   Minimum Mode Minimum Mode • • C C á á c chân c chân 24 24 - - 31 31 l l à à c c á á c t c t í í n... m ớ ớ i i • • Khi Khi c c ó ó d d ù ù ng ng b b ộ ộ đ đ ồ ồ ng ng x x ử ử lý lý to to á á n n 8087 8087 4. 3 4. 3 C C á á c c chip SRAM chip SRAM SRAM A0 A1 A2 A3 A4 A5 A6 A7 A8 A p-1 D0 D1 D2 D3 D4 D5 D6 D m-1 WE OE CS P chân địa chỉ m chân dữ liệu Điều khiển đọc Chọn chip Điều khiển ghi T T í í n hi n hi ệ ệ u u ở ở c c á á c chân c c chân c ủ ủ a a 8088 8088 8088 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 A8 A9 A10 A11 A12 A13 A 14 A15 A16 / S3 A17 / S4 A18 / S5 A19... SRAM n n à à o đ o đ ó ó , vi , vi x x ử ử lý c lý c ầ ầ n ph n ph ả ả i i : :   Ch Ch ọ ọ n n chip chip đ đ ó ó : 0 : 0 > CS > CS   Á Á p c p c á á c t c t í í n hi n hi ệ ệ u đ u đ ị ị a ch a ch ỉ ỉ v v à à o A o A p p - - 1 1 – – A A 0 0   Á Á p p m bit m bit d d ữ ữ li li ệ ệ u c u c ầ ầ n ghi v n ghi v à à o c o c á á c chân d c chân d ữ ữ li li ệ ệ u u D D m m - - 1 1 – – D D 0 0   Ghi Ghi :... không x ả ả y ra y ra xung đ xung đ ộ ộ t t : : C C á á c c chip chip nh nh ớ ớ b b ị ị c c ấ ấ m khi m khi vi vi x x ử ử lý truy c lý truy c ậ ậ p p c c á á c c c c ổ ổ ng ng I/O I/O Ch Ch ỉ ỉ c c ó ó m m ộ ộ t t chip chip nh nh ớ ớ ho ho ạ ạ t đ t đ ộ ộ ng khi ng khi vi vi x x ử ử lý lý truy c truy c ậ ậ p b p b ộ ộ nh nh ớ ớ   Th Th ự ự c hi c hi ệ ệ n m n m ộ ộ t m t m ạ ạ ch gi ch gi ả ả i... p l l à à s s ố ố chân đ chân đ ị ị a ch a ch ỉ ỉ c c ủ ủ a a chip chip 4. 2 4. 2 C C á á c c chip EPROM chip EPROM EPROM A0 A1 A2 A3 A4 A5 A6 A7 A8 A p-1 Vpp D0 D1 D2 D3 D4 D5 D6 D m-1 CE OE PGM p chân địa chỉ Các chân điều khiển m chân dữ liệu Điều khiển đọc Chọn chip D D ù ù ng ng 74LS373 74LS373 đ đ ể ể t t á á ch v ch v à à ch ch ố ố t đ t đ ị ị a a ch ch ỉ ỉ Ghi d Ghi d ữ ữ li li ệ ệ u v u v à à o m o... l l à à chip chip đ đ ó ó c c ó ó 2 048 ơ 2 048 ơ nh nh ớ ớ v v à à m m ỗ ỗ i i ơ ơ nh nh ớ ớ c c ó ó th th ể ể lưu tr lưu tr ữ ữ đư đư ợ ợ c c 1 byte 1 byte d d ữ ữ li li ệ ệ u u   m m ch ch í í nh l nh l à à s s ố ố chân d chân d ữ ữ li li ệ ệ u c u c ủ ủ a a chip chip   log log 2 2 (n) = p (n) = p l l à à s s ố ố chân đ chân đ ị ị a ch a ch ỉ ỉ c c ủ ủ a a chip chip 4. 2 4. 2 C C á á c c chip EPROM chip... I/O I/O • • 0: 8088 0: 8088 truy c truy c ậ ậ p b p b ộ ộ nh nh ớ ớ 4. 1 4. 1 Phân lo Phân lo ạ ạ i b i b ộ ộ nh nh ớ ớ b b á á n d n d ẫ ẫ n n Bộ nhớ bán dẫn ( Semiconductor memory ) SAM (Sequential Access Memory) RAM (Random Access Memory) ROM (Read Only Memory) RWM (Read Write memory) PROM EPROM EEPROM Flash ROM SRAM DRAM 74LS373 74LS373 Sơ Sơ đ đ ồ ồ chân chân 8088/8086 8088/8086 (Min Mode) (Min... t ả ả chân chân – – Max Max   S0, S1, S2 S0, S1, S2   Status Signal Pins (S2 Status Signal Pins (S2 - - S0) S0) • • 000 000 – – INTA INTA – – interrupt interrupt acknowledge acknowledge • • 001 001 – – IORC IORC – – read I/O port read I/O port • • 010 010 – – IOWC IOWC – – write I/O port write I/O port • • 011 011 – – none none - - halt halt • • 100 100 – – MRDC MRDC – – code access code access • • 101... – – write write memory memory • • 111 111 – – none none - - passive passive Dung Dung lư lư ợ ợ ng c ng c ủ ủ a a 1 chip 1 chip nh nh ớ ớ   M M ộ ộ t t chip chip nh nh ớ ớ đư đư ợ ợ c xem như m c xem như m ộ ộ t m t m ả ả ng ng g g ồ ồ m m n ô n ô nh nh ớ ớ . . M M ỗ ỗ i i ô ô nh nh ớ ớ lưu tr lưu tr ữ ữ đư đư ợ ợ c c m m - - bit bit d d ữ ữ li li ệ ệ u u   Dung Dung lư lư ợ ợ ng . chip 1 chip SRAMSRAMnnàào đo đóó, vi, vixxử lý clý cầần phn phảảii::ChChọọnnchipchip đ đóó: 0 : 0 -- -- - -- - -- - -- - -- - -- - -- & gt; CS> CSÁÁp cp cáác tc. cp cáác tc tíín hin hiệệu đu địịa cha chỉỉvvàào Ao App -- 1 1––AA00ĐĐọọcc: 0 : 0 -- -- - -- - -- - -- - -- - -- - -- & gt; OE> OEKKếết qut quảảllààm bitm bitddữữliliệệu