70 CHƯƠNG TRỘN TẦN 5.1 Định nghĩa 5.1.1 Định nghĩa Trộn tần trình tác động lên hai tín hiệu cho đầu trộn nhận tín hiệu tổng hiệu hai tín hiệu Gọi : fns : tần số tín hiệu ngoại sai fth : tần số tín hiệu cần trộn với fns ftg : tần số trung gian lấy đầu trộn tần 5.1.2 Nguyên tắc Khi tín hiệu ngoại sai tín hiệu hữu ích đưa vào phần tử phi tuyến dòng điện tổng hợp khai triển theo chuỗi Taylo i = ao + a1v + a2v2 + anvn + Trong : v = vns + vth Giả sử : vns = Vns cosωnst vth = Vth cosωtht ⇒ + i = ao + a1 (Vns cos ωnst + Vth cos ωtht) + a2 (Vns + Vth2 ) + a2 ( Vns2 cos 2ωnst + ( Vth2 cos2ωtht) + a2VnsVth[cos(ωns + ωth)t+cos (ωns - ωth)t]+ Tín hiệu gồm có thành phần chiều, thành phần : (ωns, ωth ,ωns± ωth, 2ωns, 2ωth Ngoài có thành phần bậc cao ω = | nωns ± mωth| Khi m, n = ⇒ ω =ωns± ωth : trộn tần đơn giản m, n > ⇒ trộn tần tổ hợp Thông thường ta chọn trộn tần đơn giản 5.2 Mạch trộn tần 5.2.1 Mạch trộn tần dùng Diode Ưu điểm : ứng dụng rộng rãi tần số, đặc biệt phạm vi tần số cao (trên 1GHz) Nhược điểm : làm suy giảm tín hiệu 71 a) vth L1 C1 C2 C3 L3 vtg L2 b) R3s vtg vth vns c) vns vtg vth vns Hình 5.1 Mạch trộn tần dùng diode a Mạch trộn tần đơn c Mạch trộn tần vòng 5.2.1.1 Sơ đồ trộn tần đơn : b Mạch trộn cân 72 i S S v ωnst π/2 CV2 ns ωns Hình 5.2 Đặc tuyến diode dạng sóng tín hiệu Theo đặc tuyến lý tưởng hóa diode ta viết quan hệ : ⎧s.v v ≥ ⎩0 v < i= ⎨ s= Trong : di = = Gi d u Ri Vì điện áp ngoại sai hàm tuần hoàn theo thời gian, nên hỗ dẫn dãy xung vuông góc với độ rộng phụ thuộc vào góc cắt θ Với điểm đỉnh chọn gốc tọa độ π θ= Theo chuỗi Fourier ta tính biên độ hai bậc n S : Sn = θ S cos nω π∫ ns t d (ω ns t ) = o Thay θ = π 2 sin nθ S nπ giả thiết n = ta tính hỗ dẫn trộn tần : Stt = S Sn = π Tương tự điện dẫn trộn tần xác định : Gitt = Gio = θ G d (ω π∫ i ns t) = Sθ π Với θ = π Gitt = S Chú ý : để chống tạp âm ngoại sai, thường dùng sơ đồ trộn tần cân 5.2.1.2 Sơ đồ trộn tần cân (hình 5.1) Điện áp tín hiệu đặt lên hai diode ngược pha Điện áp ngoại sai đặt lên hai diode đồng pha 73 VthD1 = Vth cos ωtht VthD2 = Vth cos (ωtht + π) VnsD1 = Vns D2 = vns Dòng điện trung tần tạo qua diode : itg1 = Itg1 cos (ωns - ωth) t itg2 =Itg2 cos [(ωns - ωth) t - π] = Itg2 cos [π - (ωns - ωth)] = -Itg2 cos [ωns - ωth]t Trên mạch cộng hưởng ta : itg = itg1 - itg2 = 2Itg.cosωtgt 5.2.1.3 Mạch trộn tần vòng Gồm mạch trộn tần cân mắc nối tiếp Trên đầu sơ đồ có thành phần tần số ωns± ωth thành phần khác bị khử dễ tách thành phần tần số trung gian mong muốn 5.2.2 Mạch trộn tần dùng phần tử khuếch đại 5.2.2.1 Mạch trộn tần dùng BJT vth ~ vns ~ Hình 5.3 Mạch trộn tần dùng BJT Mắc BC với Vns đặt vào emiter ~ vns ~ vth ~ vns ~ Hình 5.4 Mạch trộn tần dùng BJT Mắc BC với Vns đặt vào base vth Hình 5.5 Mạch trộn tần dùng BJT Mắc EC với Vns đặt vào base vth ~ vns ~ Hình 5.6 Mạch trộn tần dùng BJT Mắc EC với Vns đặt vào emiter 74 • Đặc điểm sơ đồ BC - Phạm vi tần số cao siêu cao tần số giới hạn cao - Hệ số truyền đạt phận trộn tần thấp so với sơ đồ EC • Các sơ đồ khác cách đặt điện áp ngoại sai vào BJT: Trên sở sơ đồ nguyên lý, người ta thiết kế nhiều loại sơ đồ thực tế khác : A Trộn tần dùng BJT mắc theo BC -VCC R1 C1 vth L1 R2 L2 C2 R4 C3 C4 R3 C5 L5 L4 vtg vns Hình 5.7 Mạch trộn tần dùng BJT đơn mắc BC với Vns đặt vào base bazơ A) Mạch trộn tần dùng BJT đơn mắc theo BC với điện áp ngoại sai vns đặt vào C1 , C3 : tụ liên lạc; C2L2 : cộng hưởng Vth; C4 : nối masse Vth Điện áp vns ghép lỏng với bazơ để tránh ảnh hưởng tương hỗ mạch tín hiệu mạch ngoại sai B Trộn tần dùng BJT đơn mắc theo EC C2 R3 C3 vth L1 L2 C1 R1 R2 C4 vns R4 C7 L5 C6 C5 - VCC Hình 5.8 Mạch trộn tần dùng BJT đơn mắc EC với Vns đặt vào base L4 vtg 75 B) Mạch điện trộn tần dùng BJT đơn mắc EC với vns bazơ Điện áp vns đặt vào bazơ qua điện trở nhỏ R3 (10 - 50)Ω, điện trở có tác dụng nâng cao điện trở mặt ghép rbb’ BJT, nâng cao độ tuyến tính đặc tuyến BJT C Tầng trộn tần tự động C4 vth C3 L1 L4 ‘ L5 R3 C1 vtg R2 R1 C3 L2 L3 L6 C5 C6 VCC Hình 5.9 Mạch trộn tần tự động BJT vừa làm nhiệm vụ trộn tần vừa tạo dao động ngoại sai Vns tạo nhờ trình hồi tiếp dương E qua L2 L3 Vth đặt vào bazơ BJT qua biến áp vào C1, L5 tạo thành khung cộng hưởng nối tiếp tần số trung gian Nhờ vtg bị ngắn mạch đầu vào, tránh tượng trộn tần ngược B Re Ce E R C2 L2 L3 A D Trộn tần đẩy kéo Để tránh ảnh hưởng tương hỗ vth vns, người ta kết cấu mạch dạng sơ đồ cầu, : Re,Ce phần tử ký sinh mạch vào BJT Khi cầu cân VA=VE, không tồn liên hệ vth vns Lúc đó, vth xuất L3 không cảm ứng sang L2 gây ảnh hưởng đến vns 76 T1 a) C vth Vtg T2 vns b) VCC VCC C2 vtg R2 R1 T1 C1 vth R3 T2 C3 R4 R5 vns Hình 5.10 Mạch trộn tần đẩy kéo a Sơ đò nguyên lý b Mạch trộn tần đẩy kéo EC Ưu điểm mạch trộn tần đẩy kéo so với sơ đồ đơn : - Méo phi tuyến nhỏ (hai bậc chắn bị triệt tiêu) - Phổ tín hiệu hẹp - Liên hệ tín hiệu mạch ngoại sai - Khả điều chế giao thoa thấp Vì ưu điểm đó, nên loại mạch hay dùng trộn tần máy phát Trong sơ đồ đẩy kéo (A), cách mắc mạch nên điện áp vào T1, T2 : ⎧v1 = v ns + vth ⎨ ⎩v = v ns − vth Với : Dòng điện : ic = ic1 - ic2 ic1 = ao + a1 (vns + vth) + a2 (vns + vth)2 + ic2 = ao + a1 (vns - vth) + a2 (vns - vth)2 + ⇒ ic = 2a2vth + 4a2vth.vns + 2a3 v 3th + 6a3vth.vns + Thay vns = Vnscosωnst, Vth = Vth.cosωtht biến đổi ta thấy dòng điện có thành phần tần số : ωth , 3ωth, ωns±ωth 2ωns±ωth 5.2.2.2 Mạch trộn tần dùng Transistor trường FET Ưu điểm trộn tần dùng FET so với BJT: 77 - Quan hệ dòng ID (dòng máng) điện áp vào (VGS) quan hệ bậc hai, nên tín hiệu mạch trộn tần giảm thành phần phổ hạn chế tượng điều chế giao thoa, giảm tạp âm tăng dải rộng tín hiệu vào A Trộn tần dùng FET: Nguyên lý việc trộn tần dùng FET giống BJT C2 C4 vth C1 R1 R2 C3 R3 C5 Vns Hình 5.11 Mạch trộn tần dùng FET B Trộn tần dùng FET mắc đẩy kéo Vcc vtg C1 vth R1 C2 R3 R2 Hình 5.12 Mạch trộn tần dung FET đẩy kéo vns