Giao trinh bai tap kỹ thuật chiếu sáng

Chương Hazard 4.1 Hazard hệ tổ hợp Xung nhiễu (glitch) hazard Hệ có Hazard tĩnh X1 X2 0→ 1→ F = X1 X2 + X2 Y 1→ → 0→ Y 1→ Hệ có Hazard tĩnh loại trừ Mạch có hazard tĩnh Đặc tính hazard tĩnh 0: * Có đường dẫn cho x * Có biến bị đảo * Hội tụ lại cổng AND Mạch có hazard tĩnh Đặc tính hazard tĩnh * Có đường dẫn cho x * Có biến bị đảo * Hội tụ lại cổng OR 4.2 Phát hazard tĩnh tĩnh Phát diện hazard tĩnh hệ tổ hợp • Ta xét hazard xảy biến vào thay đổi • Phân tích bắt đầu xác định hàm độ Ft mà biểu diễn hành vi hệ điều kiện độ • Hàm độ hệ xác định giống hàm thông thường (chế độ xác lập) ngoại trừ biến xi bù xi’ xem biến độc lập Ta phải làm điều điều kiện độ xi xi’ hai đồng thời có giá trị • Điều có nghĩa định lý sau đại số Boole sử dụng xử lý Ft: XX’ = 0, X+ X’ = 1, X + X’Y = X + Y, XY + X’Z + YZ = XY + X’Z, v.v… Còn luật kết hợp, phân bố DeMorgan XX =X, X + XY =X, v.v… sử dụng Định lý 1: Nếu số hạng Ft thỏa điều kiện sau, hệ không chứa hazard tĩnh động: Với cặp trạng thái vào kế cận mà tạo giá trị 1, có số hạng bao gồm hai trạng thái vào cặp Không có số hạng chứa xác cặp chữ (biến) bù Định lý 2: Nếu số hạng Ft thỏa điều kiện sau, hệ không chứa hazard tĩnh động: Với cặp trạng thái vào kế cận mà tạo giá trị 0, có số hạng bao gồm hai trạng thái vào cặp Không có số hạng chứa xác cặp chữ (biến) bù Chú ý: – Điều kiện định lý nhằm bảo đảm hệ không chứa hazard 1, điều kiện khử khả có hazard hazard động – Trái lại, điều kiện định lý nhằm bảo đảm hệ không chứa hazard 0, điều kiện khử khả có hazard hazard động Thí dụ minh họa thiết kế hệ hazard tĩnh hazard động (1/2) f(a, b, c, d) = ∑m(1, 5, 7, 14, 15)  Áp dụng định lý Thí dụ minh họa thiết kế hệ hazard tĩnh hazard động (2/2) f(a, b, c, d) = ∑m(1, 5, 7, 14, 15)  Áp dụng định lý 4.5 Hazard tất yếu TD: Hệ có hazard tất yếu Định nghĩa hazard tất yếu Bảng dòng có hazard tất yếu bắt đầu trạng thái toàn phần ổn định ⓢ với biến vào xi trạng thái toàn phần ổn định đạt đến sau có thay đổi xi khác với trạng thái toàn phần ổn định đạt đến sau lần thay đổi xi Hình 4.18 Bảng 4.1 Bảng dòng có hazard tất yếu Tóm lại, để thiết kế hệ không đồng mà không bị vấn đề định thì, ta phải: Thực phép gán trạng thái không chạy đua tới hạn Thiết kế phần tổ hợp hệ hazard (việc cần thêm cổng thừa) Thêm trì hoãn đường hồi tiếp cho biến trạng thái cần để khử hazard tất yếu 4.6 Cài đặt hazard dùng SR flipflop Hình 4.19 Các cấu trúc cổng để cài đặt bảng dòng SR flipflop Hai cấu trúc tương đương trường hợp: Q = (P + R1 + R2 + )’ P = (Q + S1 + S2 + )’ Hình 4.21 Cách biến đổi cổng để khử hazard tất yếu Hình 4.22 Cấu trúc cổng với cài đặt flipflop dùng NAND cho bảng dòng Chú ý với hai hệ Q = (P U1 U2…)’ P =(Q V1 V2…)’ Các phương trình ngõ vào flipflop suy từ bảng chuyển trạng thái theo cách thông thường S1’ = (X1’X2’Y2)’ (X1X2Y2’)’ R1’ = (X1’X2’Y2’)’ (X1X2Y2)’ S2’ = (X1’X2Y1’)’ (X1X2’Y1)’ R2’ = (X1’X2Y1)’ (X1X2’Y1’)’ Hình 4.23(c) cho thấy mạch sau Giả sử trì hoãn cổng tập trung ngõ cổng, ta khử hazard tất yếu cách thực phép biến đổi hình 4.23(d)