Tài liệu điền khiển logic cho sinh viên điện tử viễn thông...............................................................................................................................................................................................................................................................
LỜI NĨI ĐẦU Cuốn tóm tắt giảng viết dựa nhu cầu thực tế trường xây dựng dựa sở kế thừa nội dung giảng dạy kết hợp với nội dung nhằm đáp ứng u cầu nâng cao chất lượng đào tạo phục vụ cung cấp nguồn nhân lực chất lượng cao cho xã hội Cuốn tóm tắt giảng biên soạn ngắn gọn, giúp sinh viên dễ nhớ câu hỏi ơn tập dựa nội dung giảng dạy thực tế thường gặp.Trong giáo trình có sử dụng số tư liệu đồng nghiệp , tác giả chân thành cảm ơn Trong q trình biên soạn khơng tránh khỏi khiếm khuyết, hy vọng nhận góp ý q đồng nghiệp em học sinh, chân thành cảm ơn TP Hồ Chí Minh Người biên soạn Nguyễn Kiều Tam TRƯỜNG TCCN TƠN ĐỨC THẮNG TTBG ĐIỀU KHIỂN LOGIC MỤC LỤC .4 BÀI HỆ THỐNG SỐ .4 1.1 Các khái niệm .4 1.1.1 Giới thiệu 1.1.2 Cách thực việc mã hố .5 1.2 Đại cương phép tính số học hệ nhị phân 1.2.1 Phép cộng nhị phân 1.2.2 Phép trừ nhị phân .8 1.2.3 Phép nhân nhị phân 1.2.4 Phép chia nhị phân(khó thực hơn) .9 1.3 Các phép biến đổi biểu diễn hệ thống số khác 1.3.1 Chuyển đổi số A từ biểu diễn nhị phân sang biểu diễn thập phân 1.3.2 Chuyển đổi số thập phân sang biểu diễn nhị phân 10 1.3.4 Chuyển đổi từ số hệ mười sáu sang hệ mười (Z16 —> z10) 13 1.4 Các hệ thống mã nhị phân thơng dụng 13 1.4.1 Các dạng mã nhị thập phân (BCD) 13 1.4.3 Một vài dạng mã nhị phân khác 14 BÀI ĐẠI SỐ LOGIC .17 2.1 Khái niệm 17 2.2 Phương pháp dùng mức điện biểu diễn giá trị biến hàm logic 19 BÀI TỐI THIỂU HỐ HÀM LOGIC 22 3.1 Phương pháp biểu diễn hàm logic tối thiểu hố hàm logic 22 3.1.1 Biểu diễn hàm logic bảng chân lý 22 3.1.2 Biểu diễn hàm logic biểu thức 23 3.1.3 Biểu diễn hàm logic bảng phương pháp hình học (bìa nơ) 26 3.2 Rút gọn (tối thiểu hố) hàm logic 27 3.2.2 Phượng pháp tối thiểu bia nơ sử dụng quy tắc dán kề (quy tắc nơ) 27 BÀI THIẾT KẾ MẠCH LOGIC 31 4.1 Các tính chất đặc trưng cổng logic .31 4.1.2 Cổng thực hàm cộng logic (cổng OR) 33 4.1.3 Cổng thực hàm nhân logic (cổng AND) 33 4.1.4 Cổng thực hàm đảo (phủ định logic - NOT) 35 4.1.5 Cổng thực hàm logic cộng đảo (hay đảo - cổng NOR) 37 4.1.6 Cổng thực hàm logic nhân-đảo (cổng NAND) .39 4.2 Tính chất đa dụng cổng NAND cổng NOR 41 4.2.1 Khái niệm .41 4.2.2 Ví dụ minh họa tính chất đa dụng 43 4.3 Một số IC thường gặp 44 4.3.1 Các IC số loại TTL/ LS thực hàm logic 44 4.3.2 Các IC số loại CMOS thực hàm logic 46 4.4 Các ký hiệu logic thay .48 4.4.1 Các ký hiệu thay ký hiệu chuẩn cổng 48 4.4.2 Ý nghĩa ký hiệu tương đương thay 49 4.4.3 Cách sử dụng hai dạng ký hiệu chuẩn ký hiệu thay 50 ThS Nguyễn Kiều Tam TRƯỜNG TCCN TƠN ĐỨC THẮNG TTBG ĐIỀU KHIỂN LOGIC 4.4.4 Ký hiệu cổng logic theo tiêu chuẩn IEEE/ANSI 51 4.4.5 Các mạch điện cổng khác 54 4.5 Thiết kế mạch logic tổ hợp .58 4.5.1 Khái niệm .58 4.5.2 Đặc điểm mạch logic tổ hợp 58 TÀI LIỆU THAM KHẢO 63 ThS Nguyễn Kiều Tam TRƯỜNG TCCN TƠN ĐỨC THẮNG HỆ THỐNG SỐ TTBG ĐIỀU KHIỂN LOGIC BÀI HỆ THỐNG SỐ Mục đích : Qua giảng này, học sinh có khả năng: - Giải thích khái niệm mạch số - Mơ tả hệ thống số dùng kỹ thuật giao tiếp người máy 1.1 Các khái niệm 1.1.1 Giới thiệu Các đại lượng vật lý theo dõi, đo lường, ghi lại, tính tốn Cần biểu diễn giá trị thực chúng cách xác để thuận lợi việc xử lý có hiệu Có hai cách biểu diễn đại lượng : - Biểu diễn dạng tương tự : hàm biểu diễn đại lượng biến thiên liên tục theo thời gian với cách thức ta có tín hiệu tương tự hay tín hiệu analog mơ tả biểu diển đại lượng cần xử lý, ví dụ hiệu điện đầu micrơ biến thiên liên tục khoảng giá trị từ tới khoảng 100mV, biểu diễn tiếng nói người sử dụng micrơ, kim đồng hồ đo tốc độ biến thiên liên tục ơtơ chạy để biểu diễn tốc độ ơtơ khoảng từ đến 50m/s - Biểu diễn đại lượng dạng số : hàm biểu diễn biến thiên khơng liên tục theo thời gian người ta dùng ký tự số để mơ tả biểu diễn nó, ta nhận tín hiệu số hay tín hiệu digital với đặc trưng biến thiên bước rời rạc Tương ứng với điều trên, mạch điện tử, thiết bị hay hệ thống điện tử làm nhiệm vụ xử lý tín hiệu thuộc loại mang tên loại dó (ví dụ hệ thống tương tự hệ thống số) Nhìn chung giới thực xung quanh ta giới tương tự, tức đại lượng xung quanh ta có chất tương tự tác động tới đầu vào u cầu xuất đầu hệ thống gia cơng xử lý tin tức Kỹ thuật xử lý số tín hiệu dùng hệ thống số có vai trò trung gian ba bước : * Biến đổi dại lượng đầu vào tự nhiên dạng tương tự thành tín hiệu số * Xử lý thơng tin tín hiệu số vừa nhận dược * Biến đổi cổng từ tín hiệu dạng số lại dạng tương tự Ngun nhân việc làm qua bước trung gian xử lý tín hiệu số xuất phát từ : - Thói quen từ chất người "số hố” đại lượng cần quan tâm xử lý,ví dụ ta nói nhiệt độ phòng 25°C thực số gần làm tròn giá trị thực có - Kỹ thuật xử lý số thể nhiều ưu điểm vượt trội so với phương pháp xử lý truyền thống trước : dễ dàng thiết kế, thuận lợi lưu giữ thơng tin theo thời gian, tính xác độ tin cậy đạt cao, lập trình để xử lý tự động, chịu ảnh hưởng tác động lạ (nhiễu) ThS Nguyễn Kiều Tam TRƯỜNG TCCN TƠN ĐỨC THẮNG TTBG ĐIỀU KHIỂN LOGIC Q trình biến đổi tín hiệu dạng tương tự sang dạng tín hiệu số cần bước sau : - Thực việc rời rạc hố tín hiệu tương tự cách lấy mẫu giá trị thời đỉểm xác định Bưóc cần ý làm giảm tới mức việc mát thơng tin, muốn chu kỳ (nhịp) lấy mẫu phải nhanh khoảng hai lần chu kỳ nhanh tín hiệu (fmẫu >= 2fmax) - Thực việc làm tròn (lượng tử hố) giá trị mẫu lấy Muốn cần chọn đơn vị rời rạc nhỏ độ lớn gọi bước (1 giá trị) lượng tử đơn vị đo lường với giá trị rời rạc đánh giá chúng lần phần ngun giá trị lượng tử - Thực việc biểu diễn giá trị vừa làm tròn thành ký số hệ thống số đếm lựa chọn, ví dụ hệ thập phân (hệ đếm mười) hay hệ đếm nhị phân (hệ đếm hai), cơng việc gọi mã hố giá trị làm tròn chọn 1.1.2 Cách thực việc mã hố Để thực việc mã hố, phải sừ dạng hệ thống số đếm Tính chất quan trọng cùa hệ thống số đếm sử dụng dãy ký tự để thể số hệ Giá trị số thể qua giá trị vị trí ký số, vị trí có trọng lượng (trọng số) tăng dần dịch vị trí từ phải qua trái Trong kỹ thuật số có hệ thống số đếm quan trọng sử dụng : Hệ đếm thập phân (hệ mười) gồm 10 ký tự số tự nhiên từ dến ; vị trí chúng thể hàng đơn vị, hàng chục, hàng trăm tính từ tận bên phải (LSD) sang tận bên trái (MSD) với phần ngun ngược lại từ trái qua phải phần chục, phần trăm với phần lẻ sau dấu phẩy ta thường gặp ngày Ví dụ: 181,25 số thập phân gồm phần : phần ngun 181 phần lẻ 0,25 biểu diễn dạng: 181,25= 1.102+8.101+1.100+2.10-1+5.10-2 nghĩa giá trị số ln tổng tích giá trị ký số (chữ số) với giá trị vị trí (trọng số thập phân) Điều tương tự với hệ thống số đếm khác Hệ đếm nhị phân (hệ hai) gồm ký số (2 chữ số) tự nhiên và tn theo luật vị trí biểu diễn trọng số tương ứng (hay cấp nhị phân mà thể hiện) Một số nhị phân n cấp (gọi n bit nhị phân) hệ mười có dạng: A(10) = an-1 x 2n-1 + an-2 x 2n-2 +…+a0 x 20 ( 1.1) an-1 bit MSD a0 bit có nghĩa nhỏ LSD ký tự an gọi bit nhận giá trị Ví dụ: 10110101 =1.27+0.26+1.25+1.24+0.23+1.22+0.21+1.20 bit byte = 128+32+16+4+1 =181(10) Một số nhị phân gồm phần : bên trái dấu phẩy phần ngun sủ dụng hệ thức (1.1) dể xác định biểu diễn hệ mười Nếu ký số 0, nằm bên ThS Nguyễn Kiều Tam TRƯỜNG TCCN TƠN ĐỨC THẮNG TTBG ĐIỀU KHIỂN LOGIC phải, sau dấu phẩy chúng biểu diễn phần lẻ, biểu diễn hệ 10 tương đương sau: Ví dụ : Các số 356(16) , 2AF(16) hay 1BC2(16) (biểu diễn hệ mười sáu) có giá trị tương đương hệ mười : Một điều cần ý ký tự chữ A, B, C, D, E hay F hệ đếm mười sáu đại diện cho nhóm ký số tương đương hệ đếm hai, nhờ thu gọn cách viết hệ hai : A 101 B 101 C 110 D 1101 E 1110 F 1111 Hệ đếm tám (OCTA) sử dụng số tự nhiên dầu tiên 0, 1,2, 3, 4, 5, 6, theo luật vị trí để xác định trọng số thập phân (k = 0, 1…,9) ký số : ThS Nguyễn Kiều Tam TRƯỜNG TCCN TƠN ĐỨC THẮNG TTBG ĐIỀU KHIỂN LOGIC Bảng 1.1 biểu diễn 16 số tự nhiên hệ đếm vừa trình bày trên, để tránh nhầm lẫn người ta thường ký hiệu hệ đếm phía tận củng bên phải số cho làm ví dụ Để biểu diễn số hệ đếm, ví dụ hệ thập phân, ta sử dụng phần: - Phần dấu + hay - Phần ngun đứng trước dấu phẩy (,) - Dấu phẩy cách phần ngun với phần lẻ - Phần lẻ nằm sau dấu phẩy Ví dụ : - 125,258 Để thuận tiện cho việc thao tác tính tốn người ta thường sử dụng phương pháp dấu phẩy tĩnh, nội dung đặt dấu phẩy sau chữ số tận bên phải gọi biểu diễn dạng có phần ngun: 125,258 = 125 258 (x 10 3) đặt dấu phẩy trước chữ số tận bên trái gọi cách biểu diễn dạng có phần lẻ Ví dụ: 18,36,0= ,1836 102 Phương pháp dịch dấu phẩy giúp việc thiết kế mạch thực đơn giản Để biểu diễn số có dấu (dương hay âm) hệ nhị phân sử dụng cách bổ sung vào số cho ký số (được gọi bit thể dấu) đầu phía trước số cho theo quy định: Ký số biểu diễn số nhị phân sau số âm Ký số biểu diễn số nhị phân tiếp sau số dương ta gọi cách biểu diễn dấu trị số thật để phân biệt với cách biểu dấu khác (như dùng số bù xét tới sau) ThS Nguyễn Kiều Tam TRƯỜNG TCCN TƠN ĐỨC THẮNG TTBG ĐIỀU KHIỂN LOGIC Nếu dùng số bù để biểu diễn số nhị phân dấu âm (việc thuận lợi thiết bị tính tốn so với cách dùng trị số thật trình bày trên) ta bắt đầu cách thiết lập số bù (đảo) số cho, sau cộng thêm vào số bù vừa tạo ra, ta nhận số nhị phân bù số nhị phân ban đầu có bù cách đảo tồn bit số nhị phán ban đầu, sau cộng thêm vào kết ta có: 010010 + = 010011 dạng biểu diễn số bù số nhị phân cho ban đầu 101101 Khi đó, số có dấu thể theo quy định : 1.2 Đại cương phép tính số học hệ nhị phân 1.2.1 Phép cộng nhị phân 0+0=0 + = +0 = 1 + = ( nhớ vào cột bên trái) Vd: + 011 001 100 Vd: 101101 + 1111 111100 1.2.2 Phép trừ nhị phân 0–0=0 1–0=1 1–1=0 1/0 – = (vay cấp cao hơn) Vd: 101 - 001 100 -1 ThS Nguyễn Kiều Tam TRƯỜNG TCCN TƠN ĐỨC THẮNG TTBG ĐIỀU KHIỂN LOGIC 1.2.3 Phép nhân nhị phân 0x1=1x0=0 0x0=1 1x1=1 Vd: 101 x 011 101 101 000 1111 1.2.4 Phép chia nhị phân(khó thực hơn) Có thể chia làm hai trường hợp đặc trưng a Trường hợp số bị chia lớn số chia Vd: 101101 101 101 1001 0101 b Trường hợp bị chia nhỏ số chia Cách tính giống kết phần lẻ sau dấu phẩy lần thêm số phải thêm số bên bị chia 1.3 Các phép biến đổi biểu diễn hệ thống số khác Hệ thập phân thường biểu diễn đại lượng bên ngồi thiết bị số, vậy, để thực việc giao tiếp với thiết bị số, xuất u cầu chuyển đổi số từ hệ sang hệ kia, đặc biệt với hệ thống số thơng dụng : hệ mười, hệ hai, hệ tám hệ mười sáu Ta trình bày quy tắc để biến đổi số cho hệ thống số sang hệ thống số mong muốn khác A10= an-1.bn-1+ an-2.bn-2+an-3.bn-3+…+a1.b1+a0b0 Chú ý vị trí bit ak có trọng số tương ứng 2k 1.3.1 Chuyển đổi số A từ biểu diễn nhị phân sang biểu diễn thập phân Thực theo hệ thức biết: ThS Nguyễn Kiều Tam TRƯỜNG TCCN TƠN ĐỨC THẮNG TTBG ĐIỀU KHIỂN LOGIC 1.3.2 Chuyển đổi số thập phân sang biểu diễn nhị phân 1.Sử dụng quy tắc chia hai liên tiếp số A10 lấy phần dư : - Phần dư phép chia (A10/ 2) bit LSB - Phần dư cuối phép chia bit già MSB Chuyển đổi phần lẻ thập phân thực theo quy tắc" nhân trừ 1" - Đặt phần lẻ số A10 tận bên trái, nhân với - Nếu tích kết 2Al0 >= trừ tích cho (2A10 - 1), đồng thời đặt ký số phần lẻ sau dấu phẩy - Nếu tích 2A10< đặt ký số vị trí - Nhân phần dư (2A10 - 1) hay 2A10 hai bước với để tìm tiếp ký số thứ sau dấu phẩy Q trình chấm dứt đạt tới số ký số (bit) lẻ nằm sau dấu phẩy theo u cầu hay đến phép trừ khơng số dư Ví dụ minh hoạ bước này: Ví dụ 2: A10 = 0,8325 tìm A2 lấy tới bít lẻ ThS Nguyễn Kiều Tam 10 PTCCN&DN TTBG ĐK LG 4.4.2 Ý nghĩa ký hiệu tương đương thay Khái niệm mức logic tích cực: Trên ký hiệu mạch logic, đường vào hay đường khơng có vòng tròn nhỏ đường gọi tích cực mức cao Còn đường có vòng tròn nhỏ, ta gọi đường tích cực mức thấp Nghĩa có mặt vòng tròn nhỏ đường nối tín hiệu định trạng thái tích cực đường mức thấp ( có vòng tròn nhỏ) mức cao ( khơng có vòng tròn nhỏ) Qua khái niệm mức logic tích cực giải thích hoạt động mạch rõ ràng Hãy lấy ký hiệu cổng NAND làm ví dụ ( hình 2.25 a,b) Qua ví dụ nêu ta thấy rõ cách ký hiệu mơ tả hai mệnh đề trạng thái đối lập đối tượng Vấn đề trạng thái quan tâm, với 2.25a điều quan tâm trạng thái mức thấp tín hiệu ra, 2.25b lại quan tâm ý tới trạng thái mức cao tín hiệu Hình 2.25 Giải thích ý nghĩa hai cách ký hiệu cổng NAND Kết luận từ ký hiệu là: “ đầu xuống mức thấp đầu vào mức cao”( phép logic AND); Kết luận từ ký hiệu : “ đầu lên mức cao có đầu vào mức thấp” ( phép logic OR) Đối với cổng OR hai cách ký hiệu giải thích ý nghĩa chúng cho hình 2.26 Hình 2.26 Giải thích ý nghĩa hai cách ký hiệu cổng OR Kết luận từ ký hiệu : Đầu lên mức cao có đầu vào mức cao; Kết luận từ ký hiệu : Đầu xuống mức thấp đầu vào mức thấp ThS Nguyễn Kiều Tam 49 PTCCN&DN TTBG ĐK LG 4.4.3 Cách sử dụng hai dạng ký hiệu chuẩn ký hiệu thay Một câu hỏi đặt cho người thiết kế mạch nên sử dụng loại ký hiệu ? Điều xuất phát từ đầu tác động tới mạch chấp hành ( tải) nào: Nếu sử dụng trạng thái Z để gây nên hành động ( kích hoạt động chng báo động rơle, mở đèn báo sáng…) u cầu Z=1 ta cần Z tích cực mức cao) Ngược lại cần sử dụng trạng thái Z mức thấp ta biểu diễn theo cấu trúc có Z tích cực mức thấp Khi thực thay ký hiệu cần ý quy tắc ghép liên tiếp ký hiệu cổng đầu có vòng tròn nhỏ phải nối với đầu vào có vòng tròn nhỏ ngược lại đầu cổng trước khơng có vòng tròn nối tới đầu vào cổng sau khơng có vòng tròn ( để đảm bảo tính chất tương thích mức logic tích cực truyền tín hiệu từ cổng tới cổng kia) Khi sử dụng quy tắc xuất sơ đồ logic thực tế dùng hai loại ký hiệu chuẩn ký hiệu thay cấu trúc cụ thể Ví dụ: Sơ đồ chuẩn tạo hàm Z có dạng hình 2.27a sau thay cổng ta có mạch 2.27b thay cổng NAND ta có mạch 2.27c Cấu trúc 2.27b thể u cầu trạng thái mức tích cực cao cấu trúc 2.27c u cầu mức thấp Z mức logic tích cực Các đường nối trung gian cổng 1,2 cổng phù hợp trạng thái tích cực với Mạch 2.27b thể “Z lên mức cao A=B=1 C=D=1” cấu trúc 2.27c thể “Z xuống mức thấp A B C D mức thấp” thể rõ bảng chân lý Z ( bảng 2.2) Hình 2.27 Ba cách biểu diễn cấu trúc thực hàm Z cho ví dụ Bảng 2.2 cho ví dụ ThS Nguyễn Kiều Tam 50 PTCCN&DN TTBG ĐK LG Ví dụ 2: mạch hình 2.28a sử dụng để kích hoạt động cổng logic khác đầu Z xuống mức thấp Hãy hiệu chỉnh sơ đồ logic để mơ tả hoạt động mạch có hiệu Hình 2.28 Mạch ban đầu có hai nhược điểm Mạch hiệu chỉnh; Mạch 2.28b sau hiệu chỉnh có ưu điểm quan trọng: Trạng thái tích cực mức thấp theo u cầu tốn Các đường phối ghép tín hiệu cổng 1,2,3 tương thích trạng thái tích cực thấp với 4.4.4 Ký hiệu cổng logic theo tiêu chuẩn IEEE/ANSI Để cung cấp đầy đủ thơng tin cổng logic hệ thống logic phức tạp, ký hiệu cổng chuẩn hay cổng tương đương thay rõ ràng đầy đủ mạch đơn giản có độ phức tạp khơng cao trở nên cồng kềnh khơng đủ thơng tin mạch trở nên phức tạp Vì lý ký hiệu theo chuẩn IEEE/ANSI đời Điểm khác chuẩn IEEE/ANSI dùng ký hiệu hình chữ nhật cho tất cổng logic thay nhiều ký hiệu khác cho loại cổng, kèm theo hệ thống ký pháp phụ thuộc sử dụng để tính phụ thuộc đầu đầu vào hình 2.29 ký hiệu chữ nhật tương đương biểu diễn cổng truyền thống Một số đặc điểm ký hiệu chữ nhật cần ý là: Tam giác vng nhỏ thay vòng tròn nhỏ chỗ có biểu thị phép đảo hay đường tín hiệu với logic tích cực thấp đầu vào đầu ký hiệu chữ nhật ThS Nguyễn Kiều Tam 51 PTCCN&DN TTBG ĐK LG Hình 2.29 ký hiệu chuẩn (IEEE/ANSI) thay ký hiệu cổng logic truyền thống Bên ký hiệu chữ nhật dùng ký pháp đặc biệt mơ tả mối quan hệ logic đầu đầu vào: Số “1” tam giác vng nhỏ đầu ký hiệu đảo cho biết cổng có đầu vào đầu chuyển mức tích cực thấp đầu vào mức tích cực cao Dấu “&” thể quan hệ hàm AND nghĩa đầu mức tích cực cao đầu vào mức tích cực cao Dấu “≥ 1” thể quan hệ hàm OR: đầu đạt mức tích cực cao có từ đầu vào trở lên vào trạng thái tích cực cao… Ký hiệu chữ nhật biểu diễn cổng NAND, NOR giống ký hiệu biểu diễn cổng AND, OR tương ứng có bổ sung thêm tam giác đầu thể trạng thái tích cực thấp đạt đầu vào thoả mãn điều kiện phép logic tương ứng ThS Nguyễn Kiều Tam 52 PTCCN&DN TTBG ĐK LG Hình 2.30 biểu diễn cổng IC số theo ký hiệu chữ nhật IEEE/ANSI Với IC cổng, ký hiệu chữ nhật biểu diễn đặc biệt thuận lợi, ví dụ IC cổng hình 2.21 hay IC cổng hình 2.23 biểu diễn lại theo quy ước hình 2.30 Ta ý ký hiệu chữ nhật IC cổng ví dụ 4001 có cổng NOR độc lập nhau, cần ký pháp tronng chữ nhật đủ, sau bỏ trống khơng cần ghi ký pháp “≥ 1” vào chúng Các ký hiệu chữ nhật với ký pháp quan hệ cho phép người sử dụng thơng qua sơ đồ logic khơng cần tra cứu bảng IC nhận biết quan hệ logic thực Ta lấy ví dụ khác với IC cổng NAND cửa vào 74HC20 cho hình 2.31 ThS Nguyễn Kiều Tam 53 PTCCN&DN TTBG ĐK LG Hình 2.31 Cấu trúc IC cổng 74HC20; Sơ đồ ký hiệu thay kiểu chữ nhật 4.4.5 Các mạch điện cổng khác Ngồi cổng xét trên, giới thiệu số loại cổng thơng dụng khác đáp ứng u cầu hàm logic đa dạng cần thiết thực tế Tuy nhiên phần lớn loại cổng có cấu trúc dựa cổng NAND (hình 2.10) 4.4.5.1.Cổng NAND hở Colectơ (hình 2.32) Hình 2.32 Cổng NAND hở colectơ ( Ts để giảm thời gian chuyển mạch T) Mạch hai cổng NAND hình (2.10) nối trực tiếp với Z1=1 Z2=0 Do đầu cổng NAND TTL có điện trở thấp dù Z mức tích cực cao hay thấp nên khơng thể đấu hai cổng NAND song song với (Z1 với Z2 hình 2.32b) để tạo hiệu ứng hàm AND Khi Z1=1 Z2=0 xuất dòng điện lớn chảy qua T41 xuống T52 làm mức thấp cổng NAND2 tăng lên làm hỏng mức cao cổng NAND1 Với mạch hình 2.32a để hở colectơ tượng khơng xảy nối song song cổng NAND loại để tạo hàm AND cổng Z1.Z2=Z Trong cổng loại colectơ T5 để hở lơ lửng, sử dụng phải chọn điện trở Rtải để mắc vào colectơ T5 (gọi tắt cổng NAND OC – open collector) Việc lựa chọn điện trở Rtải mắc vào colectơ cổng phải quan tâm tới tham số như: ThS Nguyễn Kiều Tam 54 PTCCN&DN TTBG ĐK LG - Số lượng cổng loại đấu song song cửa (ví dụ n cổng) - Số lượng m cổng có đầu vào nối vào đầu song song - Các mức điện nguồn ni, điện mức cao chuẩn, dòng điện dò qua T5 lúc bị ngắn mạch dòng điện vào phụ tải đấu tới… 4.4.5.2.Cổng NAND có đầu trạng thái (NAND-TS Three state) Mạch ngun lý loại cổng NAND-TS cho hình 2.33 Đầu Z cổng loại có trạng thái: mức cao, mức thấp, cấm (trạng thái có trở kháng cao) Phần bên phải đường đứt nét cổng NAND2 cửa vào A B hình 2.10 xét (ở có bổ sung T7 cải tiến q trình phóng điện cho T10 lúc chuyển từ nối sang ngắt kích mở nhanh cho chuyển từ ngắt sang nối mạch T6 nối mạch) Phần bên trái cổng NAND1 có cửa vào E có cải tiến chút T3 khơng mắc Darlington, có thêm D1 để đảm bảo việc ngắt tin cậy T3 lúc T2 T4 thơng nối mạch Hình 2.33 a) Cổng NAND- TS; b, c) ký hiệu quy ước Khi E=0 (ở mức thấp) cửa NAND1 có mức cao Zc=1=Ē, lúc cho phép NAND2 làm việc với đầu vào A B thực chức cổng NAND bình thường: Z= AB Khi E=1 (ở mức cao), ZC =0 làm T6, T7, T10 ngắn mạch, (T5 thơng nối mạch theo emitơ tương ứng với cổng ZC) Mức ZC = qua D2 nối mạch làm ngắt mạch T8 T9 (mức bazơ VB8 T8 bị ghim mức xấp xỉ 1V) Từ đầu nhìn vào, mạch điện trạng thái trở kháng cao (bị treo khơng có liên hệ với cổng vào nối vào phía sau hay với đường truyền tín hiệu nối đầu nó) Kết chung hàm Z có dạng Z= AB.E Ký hiệu quy ước cổng NAND-TS cho hình 2.33b, ngồi ta gặp loại quy ước mức cấm tích cực cao Các cổng IC có trạng thái cho phép nối song song đầu với mà khơng làm giảm tốc độ chuyển mạch với u cầu ln có cổng phép hoạt động theo điều khiển đầu vào E 4.4.5.3 Cổng tuyệt đối (XOR) thực quan hệ logic FXOR = A.B + A.B = A ⊕ B Mạch điện ngun lý cổng XOR TTL cho hình 2.34a, bảng trạng thái ký hệu quy ước cổng XOR cho hình 2.34b c ThS Nguyễn Kiều Tam 55 PTCCN&DN TTBG ĐK LG Hình 2.34 Mạch điện ngun lý cổng XOR (EXCLUSI-OR) Bảng trạng thái; Ký hiệu quy ước; Trong mạch điện hình 2.34a phần phải đường đứt nét cấu tạo tương tự mạch điện tầng tầng cổng NAND, khác T6 T7 đấu song song (giữa colectơ emitơ chúng) vậy, ngun lý hoạt động cổng NAND hình 2.10a, chúng nối mạch (thơng bão hồ) T9 , T10 ngắt, T11 nối Z=0 (đầu mức thấp) Khi A=B=1 (mức cao) T1 ngắt, T6 T11 nối mạch Z=0 Khi A = B = (mức thấp) T1 , T2 T3 nối mạch làm cặp T4 , T5 ngắt mạch T7 T11 nối mạch đầu mức thấp Z=0 Khi có đầu vào mức cao (ví dụ A=1, B=0) T1 nối mạch, T6 ngắt mạch, T3 ngắt làm T5 nối mạch làm VB7 có điện thấp cỡ 1V, VE4=VE5=VD diode, T7 ngắt đẩy T11 ngắt mạch Z=1 Các trạng thái Z vừa phân tích tn theo quy luật bảng 2.34b Hàm Fxor sử dụng phổ biến mạch thực tế, IC cống 4070 (hình 2.23f) chứa cổng XOR loại CMOS Phép tính thực theo biểu thức 2.7 phép cộng nhị phân A B (khơng nhớ) Đầu mức thấp (Z=0) giá trị biến logic A B cổng vào giống 4.4.5.4 Cổng NORAND (hình 2.35) So sánh với mạch (2.10) cổng NAND, có thêm T’1 R’1 T’2 đấu song song với T1 R1 T2 (T2 T’2 đấu song song đầu phần trái đường đứt nét) Khi có hai tranzito T2 T’2 nối mạch (thơng bão hồ) làm cho T5 nối mạch, T4 ngắt mạch, đầu mức thấp (Z=0) Chỉ T2 T’2 đồng thời ngắt mạch T4 T5 ngắt, đầu chuyển lên mức cao (Z=1) ThS Nguyễn Kiều Tam 56 PTCCN&DN TTBG ĐK LG Hình 2.35 a) Mạch điện cổng logic NORAND ( và- hoặc-đảo) b) ký hiệu cổng NORAND Vậy quan hệ logic nhóm đầu vào A1 , A2 B1 ,B2 mức cao Z=0, cần nhóm đầu vào có giá trị thấp Z=1, ta có quan hệ: FNORAND = A1 A2 + B1 B2 (2.8) Như nhóm đầu vào T1 T’1 thực quan hệ AND, T2 T’2 đấu song song nên thực quan hệ OR nhóm Ai Bi Mạch tầng thực quan hệ NOT Cổng NORAND có ký hiệu quy ước cho hình 2.35b 4.4.5.5 Cổng truyền CMOS Mạch điện cấu tạo cổng truyền CMOS (hình 2.36a), ký hiệu quy ước chuẩn (hình 2.36b) ký hiệu chữ nhật hình 2.36c cho IC 4016/74HC4016 (gồm cổng độc lập) Mạch 2.36a hoạt động chuyển mạch đơn cực vị trí điều khiển mức logic đầu vào, có khả truyền tín hiệu theo hai hướng Mạch gồm cặp NMOS PMOS (sinh đơi) đấu song song chịu điều khiển tín hiệu điều khiển E Khi E=1 (mức cao) MOS nối mạch chuyển mạch trạng thái đóng (nối mạch đầu vào đầu ra), E=0 (mức thấp) cà tranzito MOS ngắt mạch tạo trạng thái hở mạch đầu vào đầu Trong ký hiệu chữ nhật hình 2.36c IC 4016/74HC4016 chứa cổng chuyển mạch CMOS hình (2.36a), tín hiệu điều khiển E dán mác X1 X thể lực điều khiển tới hoạt động truyền tín hiệu chiều (ký pháp “↔” ) đầu vào đầu cổng có số nhãn cổng Dấu ký pháp “∩” thể đầu khơng truyền tín hiệu số mà truyền tín hiệu tương tự (tín hiệu liên tục theo thời gian) Khi sử dụng cổng IC 4316/74HC4316 có chuyển mạch chiều ni nguồn +VDD –VEE, mức cao +VDD mức thấp –VEE < cho phép tín hiệu đầu vào biến thiên từ –VEE tới +VDD (tín hiệu lưỡng cực, tương tự hay số) ThS Nguyễn Kiều Tam 57 PTCCN&DN TTBG ĐK LG Hình 2.36 Cổng chuyển mạch CMOS Cấu tạo mạch điện ( khối); Ký hiệu quy ước bảng trạng thái; Ký hiệu IC 4016 dạng chuẩn dạng hình chữ nhật 4.5 Thiết kế mạch logic tổ hợp 4.5.1 Khái niệm Là tất cổng logic tích hợp IC cỡ vừa (MSI) chứa khoảng vài chục đến vài trăm logic sở Nhóm linh kiện chế tạo nhằm thực số việc thu nhận, truyền tải, biến đổi thơng tin nhị phân, xử lý chúng theo cách đó, bao gồm số nhiệm vụ chủ yếu sau đây: • Mã hóa giải mã luồng kí tự nhị phân • Dồn kênh phân kênh để chọn chia tách luồng nhị phân theo nhữnh u cầu định để định tuyến cho chúng • Các phép so sánh số • Truyền liệu qua kênh thơng tin chung • Logic tổ hợp lập trình PLA • Quan sát phân tích để xử lý lỗi mạch số 4.5.2 Đặc điểm mạch logic tổ hợp 4.5.2.1 Phân loại: Căn vào đặc điểm chức logic mạch số chia thành loại mạch tổ hợp mạch Khi trị số ổn định tín hiệu đầu mạch logic thời điểm phụ thuộc vào tổ hợp giá trị tín hiệu số đầu vào thời điểm ta gọi mạch xét mạch logic tổ hợp Các trạng thái mạch điện trước thời điểm xét khơng ảnh hưởng đến trạng thái đầu ThS Nguyễn Kiều Tam 58 PTCCN&DN TTBG ĐK LG 4.5.2.2 Nhiệm vụ Phân tích chức logic mạch xét gồm bước sau: - Tuần tự từ đầu vào tới đầu viết biểu thức hàm - Rút gọn hàm số thu phương pháp đại số hay phương pháp hình học - Thiết lập bảng chân lí biểu thị trạng thái đầu vào trạng thái đầu tương ứng - Thiết kế mạch logic tổ hợp gồm bước sau: − Phân tích u cầu, xác định biến số đầu vào biểu diễn đối tượng trạng thái (ngun nhân, kích thích), xác định hàm số đầu ra, xác định mối quan hệ hàm biến loại quan hệ logic − Liệt kê bảng chân lí − Tiến hành tối thiểu hóa hàm có − vẽ sơ đồ từ cổng VD: Cần thiết kế, u cầu mạch điện sau gồm cơng tắc nối tiếp A B cơng tắc C đóng song song với A B với đèn thắp sáng Z.Thể cổng logic 1.Bảng thật A Mở Mở Mở Mở Đóng Đầu vào B Mở Mở Đóng Đóng Mở C Mở Đóng Mở Đóng Đầu Z Tắt Sáng Tắt Sáng Mở Tắt Đóng Đóng Đóng Mở Đóng Đóng Đóng Mở Đóng Sáng Sáng Sáng Với cơng tắc A, B, C qui định trạng thái mở cơng tắc 0, trạng thái đóng cơng tắc 1, với đèn z trạng thái tắt 0, trạng thái sáng 1.Ta có: ThS Nguyễn Kiều Tam 59 PTCCN&DN TTBG ĐK LG bảng chân lí A 0 0 1 1 Đầu vào B 0 1 0 1 Đầu Z 1 1 C 1 1 Sơ đồ hàm Z Từ đầu z bảng chân lý, quan tâm mintec có giá trị 1, ta có: Z= A*B*C+ A*BC+ AB*C+ ABC*+ ABC Thể bìa nơ 1 1 Gỉan lược theo quy tắc nơ ta có z= AB+ BC+ CA Dùng cổng logic thể A 3 B Z C Ví dụ 2: Băng tải quy trình sản xuất ngừng chạy gặp cố sau ( giám sát cấu tự động cảnh báo) - Khi tốc độ chạy nhanh mức cho phép - Khi thùng chứa sản phẩm cuối băng bị đầy - Do ma sát tăng làm băng bị kéo q căng - Khi người điều khiển tắt chế độ tay Hãy thiết lập hàm logic biểu thị tín hiệu thơng báo hay điều khiển cảnh báo cố Ta có nhận xét, gần cho trạng thái cố A, B, C, D tương ứng với giá trị khơng có cố, giá trị xảy cố Z1=A.B (hàm AND) thể hai cố Z2=C.D thể hai cố hành động tiếp sau Khi Z1 = Z2 = băng ngừng hoạt động, Z = Z1 + Z2 = A.B + C.D Cấu trúc Z thực nhờ cổng AND cổng OR Nếu dùng cổng NAND ta có: Z = A.B + C.D = AB.CD ThS Nguyễn Kiều Tam 60 PTCCN&DN TTBG ĐK LG Ta nhận cấu trúc hình 2.18 Còn dùng cổng NOR ta nhận cấu trúc hình 2.19 Hình 2.17 cấu trúc hàm (2.17) từ cổng NOR đầu vào Qua ví dụ ta thấy rõ việc sử dụng cổng NAND mang tính chất phổ biến so với cổng NOR kết cấu đơn giản kinh tế ThS Nguyễn Kiều Tam 61 PTCCN&DN TTBG ĐK LG CÂU HỎI ƠN TẬP a Hãy rút gọn hàm số sau bìa –nô : b Xây dựng cấu trúc hàm cổng logic 1 1 1 1 Hãy xây dựng mạch logic tổ hợp thực việc lấy biểu đa so ágồm đầu vào đầu ra: tín hiệu đầu có mức theo đa số mức tín hiệu vào a Xây dựng bảng chân lý b Tìm hàm logic tối thiểu c Dùng cổng logic để biểu diễn hàm ThS Nguyễn Kiều Tam 62 PTCCN&DN TTBG ĐK LG TÀI LIỆU THAM KHẢO 1.TS NGUYỄN VIẾT NGUYÊN : Giáo trình kỹ thuật số - Nhà XBGD NGUYỄN THUÝ VÂN : Kỹ thuật số – NXB khoa học kỹ thuật NGUYỄN HỮU PHƯƠNG : Mạch số - NXB thống kê NGUYỄN TRỌNG HẢI KỸ THUẬT SỐ ĐỒN NGUN MỸ ĐIỆN TỬ SỐ TRANG WEB THAM KHẢO : EBOOK.4U.EDU.VN ThS Nguyễn Kiều Tam 63