BÁO CÁO ĐỒ ÁN 1

Báo cáo đồ án môn học MỤC LỤC I II Giới thiệu đề tài Tổng quan mạch giao tiếp máy tính Đặt vấn đề Chức mạch Sơ đồ tổng quan mạch III IV V VI VII VIII I II Phần thiết kế mạch Khối nguồn Khối hiển thị LCD Khối ADE Khối tính tốn điều khiển Nội dung code chương trình Quy trình làm mạch in xưởng thực hành điện – điện tử Kết làm mạch thực tế Kết luận hướng phát triển Nhận xét giảng viên hướng dẫn Gioi thiệu đề tài Đề tài: Đo thơng số dịng điện, điện áp,tần số dịng điện,cơng suất đạt mạch sau hiển thị lên hình LCD Tổng quan mạch giao tiếp máy tính: Đặt vấn đề: Việc tích hợp chức bo mạch khơng đơn giản,vừa đảm bảo tính năng, yêu cầu kỹ thuật đặt vừa đảm bảo tính kinh tế hiệu vận hành khai thác Mạch giao tiếp máy tính tương tác với người sử dụng thông qua cổng khác COM, RJ45,… Do việc thiết kế đưa vào ứng dụng thực tế mang lại nhiều hiệu to lớn Nhóm Page Báo cáo đồ án môn học Chức mạch: Mạch có nhiều tính đưa vào sử dụng thực tế Sơ đồ tổng quan mạch: +VCC R1 R2 R3 R4 R5 R6 R7 R8 R9 10K 10K 10K 10K 10K 10K 10K 10K 10K U1 ADE7753 AGND AGND R12 68R C1 33nF 1K C2 33nF R13 1K P2 R14 R15 15K 15K +AVDD R17 1K C5 33nF R18 1K C6 33nF C7 C8 10uF 104 AGND AGND DIN DOUT SCLK RETSET CS ZX IRQ SAG CF CLKOUT V1N V2P V2N AVDD CLKIN DVDD AGND AGND DGND 20 19 18 17 12 14 13 11 16 GND +VCC C10 10uF C9 10 DIN DOUT SCLK RESET CS ZX IRQ SAG CF C3 22pF 3.58MHz C4 22pF Y1 15 104 AGND V1P REF R10 R11 68 R P1 GND LCD1 C11 104 10 11 12 13 14 15 16 VSS VDD VEE RS RW EN D0 D1 D2 D3 D4 D5 D6 D7 A K AGND GND GND GND +VCC V+ AC1 AC2 V- C14 1000uF/25V 2A AGND AGND IN OUT GND +AVDD C16 100uF/16V AGND AGND D2 AGND AGND RESET R21 +VCC C21 104 L1 330uH C23 100uF L2 330uH +AVDD C24 C25 100uF 104 GND AGND AGND AGND GND Header A1 A2 A3 A4 A5 A6 A7 A8 19 20 21 22 27 28 29 30 40 39 +VCC 31 12 13 GND GND GND SINGLE POINT RESET CS 10 10uF C17 L3 330uH C22 100uF S1 10K P4 +VCC C13 U3 0.1uF 32 VDD 11 VDD +VCC C15 104 C26 22pF Y2 14 16MHz C27 22pF GND D4 D5 D6 D7 C12 100uF R20 220R 2 RA0/AN0 RA1/AN1 RA2/AN2/VREF-/CVREF RA3/AN3/VREF+ RE0/RD/AN5 RE1/WR/AN6 RB3/AN9/CCP2 RE2/CS/AN7 RB4/KBI0/AN11 RB5/KBI1/PGM RD0/PSP0 RD1/PSP1 RA4/T0CKI/C1OUT RD2/PSP2 RA5/AN4/SS/HLVDIN RD3/PSP3 RB0/INT0/FLT0/AN12 RD4/PSP4 RB1/INT1/AN10 RD5/PSP5/P1B RB2/INT2/AN8 RD6/PSP6/P1C RD7/PSP7/P1D MCLR/VPP/RE3 RB7/KBI3/PGD RB6/KBI2/PGC RC0/T1OSO/T13CKI RC1/T1OSI/CCP2 RC2/CCP1/P1A VSS RC3/SCK/SCL VSS RC4/SDI/SDA RC5/SDO OSC1/CLKI/RA7 RC6/TX/CK RC7/RX/DT OSC2/CLKO/RA6 PIC18F4520-I/P 36 37 38 D4 D5 D6 D7 EN RS RW CF 33 34 35 ZX SAG IRQ VR1 10K LCD16X2 U2 LM7805 D1 P3 RS RW EN +VCC SCLK DOUT DIN +VCC GND U4 15 16 17 18 23 24 25 26 R19 47R/1W C19 1uF C20 1uF 11 12 10 15 C1+ C1C2+ C2- VDD VCC T1IN T1OUT R1OUT T2OUT R2OUT R1IN T2IN R2IN GND VEE GND 16 C18 +VCC 1uF +VCC 14 13 C28 1uF J1 GND MAX232 C29 +VCC RS232 GND 11 10 GND DB9-FEMALE GND 0.1uF III Thiết kế mạch: Khối nguồn: Mạch nguồn 5V, có bảo vệ dòng áp Nguyên lý hoạt động: Mạch nguồn ổn áp 5v làm nhiệm vụ tạo nguồn cung cấp 5V ổn định,va mức dòng cung cấp lên đến 3A Khối mạch vào chỉnh lưu: sử dụng diode cầu 5A để chỉnh lưu điện áp xoay chiều lấy từ biến áp ta lấy áp xoay chiều có giá trị hiệu dụng 12V Kết hợp với tụ chỉnh lưu để tạo điện áp DC có giá trị Vin = SQRT(2) * 12 = 15V Khối dùng đèn led để báo hiệu có điện áp DC Nhóm Page Báo cáo đồ án môn học Khối mạch ổn áp nâng dòng: khối làm nhiệm vụ tạo điện áp ổn định 5V đầu ra.Sử dụng IC 7805 chuyển điện áp 15V đầu vào thành điện áp 5V IC 7805 cho dòng định danh 1A thực tế dịng khoảng 500mA Nên để tạo nguồn cung cấp 3A ta sử dụng mạch nâng dòng dùng BJT B688 Điện trở R4=10Ω để phân cực cho BJT dẫn chế độ khuếch đại Tụ C3,C4,C5 để lọc điện áp gợn tránh ảnh hưởng tín hiệu cao tầng chạy nguồn.Led D5 để báo có áp Khối bảo vệ áp:có tác dụng bảo vệ nguồn điện áp đầu tăng vọt khỏi giá trị 5V.Thực cách đóng role để ngắt mạch nguồn khỏi điện áp vào.Khi điện áp đầu lớn 5V BJT Q5 dẫn nhờ cầu phân áp R6,R7.Diode zener D2 để ghim điện áp cực E 3,3V.Khi Q5 dẫn làm cho Q9 dẫn.BJT Q9 làm nhiệm vụ đệm dịng.Q9 dẫn dịng Ic đổ qua role làm role đóng ngắt nguồn vào Khối bảo vệ dòng: để bảo vệ dòng định mức 3A.Khi mức dòng tăng lên lớn 3A trường hợp ngắn mạch đầu mạch bảo vệ dịng đóng role ngắt điện áp vào.Mạch thực opamp LM 324.Ban đầu điện áp visai đặt vào opamp1 gần khơng dịng chọn điện trở R1 nhỏ.áp opamp không.Khi dịng tăng lên điện áp chân khơng đảo lớn đầu vào đảo nên tạo điện áp dương đầu opamp1.Áp khuếch đại đưa váo chân không đảo so sánh với chân đảo opamp2.Sẽ tạo điện áp kích cho SCR dẫn thơng qua diode dịng qua SCR đóng role.tại chân cổng SCR dùng led để báo hiệu có điện áp kích Khối hiển thị LCD 16x2: a Giới thiệu: Màn hình tinh thể lỏng (Liquid Crytal Display, LCD) thiết bị hiển thị cấu tạo tế bào ( điểm sang) chứa tinh thể lỏng có khả thay đổi tính phân cực ánh sang thay đổi nhiệt độ ánh sáng thay đổi truyền qua kết hợp với kính lọc phân cực Chúng có ưu điểm phẳng, cho hình ảnh sáng, chân thật tiết kiệm điện Nhóm Page Báo cáo đồ án mơn học Có nhiều loại LCD với nhiều hình dáng kích thướt khác Khi sản xuất LCD, nhà sản xuất tích hợp chip điều khiển bên lớp vỏ đưa chân giao tiếp cần thiết Các chân đánh số thứ tự đặt tên hình: Hình : Hình dáng loại LCD thông dụng Khi sản xuất LCD, nhà sản xuất tích hợp chíp điều khiển (HD44780) bên lớp vỏ đưa chân giao tiếp cần thiết Các chân đánh số thứ tự đặt tên hình : Hình : Sơ đồ chân LCD b Ý nghĩa chân LCD: Chân Ký hiệu VSS Vdd VEE RS RW E Nhóm Ý nghĩa Chân nối đất cho LCD, thiết kế mạch ta nối chân với GND mạch điều khiển Chân cấp nguồn cho LCD, thiết kế mạch ta nối chân với VCC =5V mạch điều khiển Điều chỉnh độ tương phản LCD Chân chọn ghi (Register select) Nối chân RS với logic “0” (GND) logic “1” (VCC) để chọn ghi + Logic “0”: Bus BD0-DB7 nối với ghi lệnh LCD ( chế độ “ghi” – write) nối với đếm địa LCD ( chế độ “đọc” – read) + Logic “1”: Bus DB0- DB7 nối ghi liệu DR bên LCD Chân chọn chế độ đọc/ ghi (Read/ Write) Nối chân R/W với logic “0” để LCD hoạt động chế độ ghi, nối với logic “1” để LCD chế độ đọc Chân cho phép ( Enable) Sau tín hiệu đặt lên bus DB0 –DB7, lệnh chấp nhận có xung cho phép chân E Page Báo cáo đồ án môn học + Ở chế độ ghi: Dữ liệu bus LCD chuyển vào chấp nhận) ghi E + Ở chế độ đọc: Dữ liệu LCD xuất DB0- DB7 phát cạnh lên (low-to- high transition) chân E LCD giữ bus đến chân E xuống mức thấp Chân 7-14 (D0 –D7): Tám đường bus liệu dùng để trao đổi thơng tin với MPU Có chế độ sử dụng đường bus + Chế độ bít: Dữ liệu truyền đường, với bít MSB bít DB7 + Chế độ bít: Dữ liệu truyền đường từ DB4 tới DB7, bít MSB DB7 Chú ý: + Ở chế độ “đọc”, nghĩa MPU đọc thông tin từ LCD thơng qua chân Dx Cịn chế độ “ghi”, nghĩa MPU xuất thông tin điều khiển cho LCD thông qua chân Dx + Ở chân 15 chân 16: ghi A K Nó anot katot led dùng để sáng LCD bóng tối, kết nối, sử dụng nối chân 15 với 220 hay 330 ôm lên VCC, chân 16 nối đất c Tập lệnh LCD: Một số ý: Trướt tìm hiều tập lệnh LCD, sau vài ý giao tiếp với LCD: + Tuy sơ đồ khối LCD có nhiều khối khác nhau, lập trình điều khiển LCD ta tác động trực tiếp vào ghi DR IR thông qua chân DBx, ta phải thiết lập chân RS, R/W phù hợp để chuyển qua lại giữ ghi + Với lệnh, LCD cần khoảng thời gian để hồn tất, thời gian lâu tốc độ MPU, nên ta cần kiểm tra cờ BF đợi( delay) cho LCD thực xong lệnh hành lệnh + Địa RAM (AC) tự động tăng( giảm) đơn vị, có lệnh ghi RAM (Điều giúp chương trình gọn hơn) + Các lệnh LCD chia thành nhóm sau: + Các lệnh kiểu hiển thị VD: Kiểu hiển thị (1 hàng/ hàng), chiều dài liệu (8 bít/ bít) + Chỉ định địa RAM nội + Nhóm lệnh truyền liệu RAM nội Tập lệnh: Nhóm Page Báo cáo đồ án môn học Tập lệnh LCD tương đối đơn giản Nhưng lập trình cho mạch có LCD ta cần gọi hàm có sẵn trình biên dịch mà không cần phải đánh lệnh phức tạp Khối ADE: GIỚI THIỆU CHUNG VỀ ADE 7753 3.1 Mô tả chung ADE 7753: - ADE 7753 hãng Analog Device Mỹ sản xuất chế tạo - ADE 7753 Có độ xác cao, tn theo chuẩn IEC 61036 IEC 1268 - Tích hợp tích phân số cho phép giao diện trực tiếp tới cảm biến dòng điện đầu tỷ lệ với di/dt - Mạng lưới chân (PGA) kênh dòng điện cho phép giao diện trực tiếp tới shunt biến đổi dòng điện - Là IC chuyên dùng để đo luợng hoạt động luợng biểu kiến, dạng sóng giá trị hiệu dụng dịng điện điện áp Sai số nhỏ 0.1% phép đo lượng - Cho phép nguời dùng đặt chương trình ngưỡng cho tăng vọt điện áp dây kiểm tra giá trị hiệu dụng (SAG) phận cung cấp công suất (PSU) - Cho phép hiệu chuẩn số cho nguồn, pha bù đầu vào.Lập trình tần số xung ngõ - Giao diện trực tiếp với thiết bị ngoại vi thông qua chuẩn giao tiếp SPI - Có ADC cấu trúc sigma – delta DSP cho liệu với độ xác cao điều kiện môi trường thời gian biến động mạnh - Nguồn ni 5V, cơng suất thấp (25mW) Hình 2.1 Sơ đồ chân ADE 7753 3.2 Sơ đồ khối tính ADE 7753 Nhóm Page Báo cáo đồ án môn học 3.2.1 Sơ đồ khối ADE 7753 Hình 2.2 Sơ đồ khối chức ADE 7753 3.2.2 Tính ADE 7753 ADE7753 có tính chuyển đổi tương tự/số (ADC) cố định chức xử lý tín hiệu số (DSP) điều kiện môi trường thời gian có biến đổi lớn ADE7753 kết hợp lớp phụ, ADC 16bit, tích phân số (trên CH1), mạch tham chiếu, cảm biến nhiệt độ tất tín hiệu yêu cầu xử lý để thực phép đo công suất biểu kiến công suất hoạt động, đo điện áp dây theo thời gian tính giá trị hiệu dụng (rms) kênh điện áp dòng điện ADE7753 cung cấp giao diện nối tiếp để đọc liệu tần số xung nhịp đầu (CF) tỷ lệ thuận với công suất hoạt dộng Hệ thống hiệu chỉnh tính khác kênh hiệu chỉnh bù, hiệu chỉnh pha, hiệu chỉnh nguồn đảm bảo độ xác cao Một phần phát đuợc biến đổi điện áp thấp cao thời gian ngắn Thanh ghi trạng thái ngắt chất ngắt ngắt cho phép ghi điều khiển việc tạo đầu chân IRQ , cực máng mở, đầu hoạt động mức logic thấp 3.3 Quá trình lấy mẫu thực ADE 7753 3.3.1 ADC kênh trình lấy mẫu kênh a/ ADC kênh Nhóm Page Báo cáo đồ án mơn học Hình 2.3 Q trình xử lí tín hiệu kênh ADE 7753 Trong chế độ lấy mẫu dạng sóng, dây đầu ADC, bù 2, liệu dạng word 24 bit giá trị tối đa 27.9 kSPS (CLKIN/128) Với đặc tính tín hiệu đầu vào tương tự hoàn chỉnh 0.5 V( 0.25 V 0.125 V), ADC tạo mã đầu khoảng 0x28 51EC (+2,642,412 d)và 0xD7 AE14 (- 2,642,412 d) Các mẫu dạng sóng truyền đến ghi dạng sóng (MODE) cho hệ thống chủ (MCU) để đọc Trong chế độ lấy mẫu dạng sóng, thiết lập bit WSMP (bit 3) ghi cho phép ngắt mức logic Công suất hoạt động công suất biểu kiến tính tốn luợng khơng bị gián đoạn q trình lấy mẫu dạng sóng Hình 2.4 Thời gian lấy mẫu ADE 7753 Trong chế độ lấy mẫu dạng sóng, chọn bốn phạn vi lấy mẫu đầu sử dụng bit 11 bit 12 ghi chế độ (WAVSEL) Phạm vi lấy mẫu đầu 27.9 kSPS, 14 kSPS, kSPS 3.5 kSPS Ðầu yêu cầu ngắt IRQ , lấy mẫu tín hiệu sẵn Nhóm Page Báo cáo đồ án mơn học có cách hoạt động mức thấp Thời gian lấy mẫu thể hình 2.3 24 bit dạng sóng lấy mẫu chuyển từ byte ADE7753 thời điểm, với byte quan trọng dịch chuyển 24 bit liệu dạng word canh phải Ðầu yêu cầu ngắt IRQ mức thấp đọc ngắt để thiết lập lại ghi b/ Tính dịng điện hiệu dụng (IRMS) kênh Giá trị hiệu dụng (rms) tín hiệu liên tục V(t) tính sau: Ðối thời gian lấy mẫu tín hiệu, việc tính giá trị rms liên quan đến tín hiệu, lấy trung bình, có bậc hai sau: ADE7753 tính đồng thời giá trị rms cho kênh kênh ghi khác Hình 2.4 cho thấy chi tiết trình xử lý tín hiệu cho việc tính tốn rms kênh Giá trị rms kênh xử lý từ mẫu sử dụng chế độ lấy mẫu dạng sóng kênh Giá trị rms kênh lưu trữ ghi IRMS không dấu, 24 bit Một LSB ghi rms kênh tương đương với LSB mẫu dạng sóng kênh Tốc độ cập nhật phép đo rms kênh CLKIN/4 Hình 2.5 Q trình tính tốn IRMS kênh Với tín hiệu đầu vào tương tự lớn 0,5 V, ADC tạo mã đầu khoảng ± 2,642,412d Giá trị rms tương đương tín hiệu xoay chiều hồn chỉnh 1,868,467d (0x1C82B3) Phép đo RMS dòng diện cung cấp ADE7753 xác đến 0.5% với tín hiệu đầu vào thang đủ thang đủ/100 Nhóm Page Báo cáo đồ án môn học c/ Hiệu chỉnh bù RMS kênh ADE7753 kết hợp ghi bù IRMSOS kênh Ðây ghi 12 bit, có dấu, sử dụng để loại bỏ bù tính tốn rms kênh Một giá trị bù tồn việc tính tốn rms nhiễu đầu vào, mà tích hợp thành phần chiều V2(t) Phép tính bù loại trừ ảnh hưởng nhiễu đầu vào từ phép đo rms.Một LSB bù rms kênh khoảng 32,768 LSB bình phương ghi rms kênh 3.3.2 ADC kênh trình lấy mẫu kênh a/ ADC kênh Hình 2.6 Q trình xử lí tín hiệu kênh ADE 7753 Trong chế độ lấy mẫu dạng sóng kênh (MORE[14:13]=1,1 WSMP=1), độ rộng mã đầu ADC cho kênh không giống kênh Dạng sóng lấy mẫu kênh word 16 bit 24 bit dấu giới hạn.Để lấy mẫu kênh hiệu điện áp V2P V2N khơng vượt 0,5V Với điện áp đầu vào lớn (± 0.5V giá trị khuếch đại PGA 1), đầu vào từ ADC dao dộng 0x2852 0Xd7AE (±10,322d) Tuy nhiên, truớc truyền cho ghi dạng sóng, đầu ADC truyền thơng qua tín hiệu đơn cực, lọc thơng thấp với tần số cắt 140 Hz.Bộ lọc thông thấp LPF1 có tác dụng làm suy giảm tín hiệu.Hình 2.6 thể đại lượng đáp ứng pha lọc Nhóm Page 10 ... DGND 20 19 18 17 12 14 13 11 16 GND +VCC C10 10 uF C9 10 DIN DOUT SCLK RESET CS ZX IRQ SAG CF C3 22pF 3.58MHz C4 22pF Y1 15 10 4 AGND V1P REF R10 R 11 68 R P1 GND LCD1 C 11 104 10 11 12 13 14 15 16 VSS... IRQ VR1 10 K LCD16X2 U2 LM7805 D1 P3 RS RW EN +VCC SCLK DOUT DIN +VCC GND U4 15 16 17 18 23 24 25 26 R19 47R/1W C19 1uF C20 1uF 11 12 10 15 C1+ C1C2+ C2- VDD VCC T1IN T1OUT R1OUT T2OUT R2OUT R1IN.. .Báo cáo đồ án môn học Chức mạch: Mạch có nhiều tính đưa vào sử dụng thực tế Sơ đồ tổng quan mạch: +VCC R1 R2 R3 R4 R5 R6 R7 R8 R9 10 K 10 K 10 K 10 K 10 K 10 K 10 K 10 K 10 K U1 ADE7753 AGND AGND R12