thiết kế mạch quang báo dùng công nghệ fpga

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH ĐỀ TÀI NCKH CẤP SINH VIÊN THIẾT KẾ MẠCH QUANG BÁO DÙNG CƠNG NGHỆ FPGA S K C 0 9 S KC 0 3 Tp Hồ Chí Minh, 2006 Bộ Giáo Dục Và Đào Tạo Trƣờng Đại Học Sƣ Phạm Kỹ Thuật TP.HCM Phòng Nghiên Cứu Khoa Học GVHD SVTT : ĐẬU TRỌNG HIỂN : Nguyễn Thanh Nghĩa MSSV : 02101081 Nguyễn Vũ Duy Tân MSSV : 02101114 TP Hồ Chí Minh Tháng 12/2006 Báo cáo nghiên cứu khoa học NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN TP HCM ngày …… tháng …… năm 2006 Đậu Trọng Hiển SVNC: Nguyễn Thanh Nghĩa, Nguyễu Vũ Duy Tân Trang: Báo cáo nghiên cứu khoa học NHẬN XÉT CỦA HỘI ĐỒNG NGHIỆM THU TP HCM ngày …… tháng …… năm 2006 Thay mặt hội đồng SVNC: Nguyễn Thanh Nghĩa, Nguyễu Vũ Duy Tân Trang: Báo cáo nghiên cứu khoa học LỜI CẢM ƠN Trước tiên chúng em xin chân thành cảm ơn thầy ĐẬU TRỌNG HIỂN tận tình giúp đỡ cho chúng em suốt q trình nghiên cứu để có đƣợc kết ngày hơm Chúng em xin chân thành cảm ơn q thầy khoa điện tử dạy dỗ chúng em có đƣợc kiến thức cho q trình nghiên cứu nhƣ trang bị kiến thức cho sống sau Cảm ơn thầy phòng quản lý khoa học quan hệ quốc tế ban lãnh đạo trường Đại Học Sư Phạm Kỹ thuật, tạo điều kiện cho chúng em có đƣợc đợt nghiên cứu khoa học bổ ích Cuối xin cảm ơn gia đình, bạn bè ngƣời ln ủng hộ giúp đỡ cho chúng em thực q trình nghiên cứu Nhóm thực Nguyễn Thanh Nghĩa Nguyễn Vũ Duy Tân SVNC: Nguyễn Thanh Nghĩa, Nguyễu Vũ Duy Tân Trang: Báo cáo nghiên cứu khoa học PHẦN I: ĐẶT VẤN ĐỀ I ĐỐI TƯNG NGHIÊN CỨU Việc nghiên cứu khoa học giúp ta tìm Cái mang tính chủ quan người nghiên cứu mà mang tính khách quan xã hội Nghiên cứu khoa học phải nhằm mục đích phục vụ xã hội, đáp ứng yêu cầu thực tiễn Hoạt động nghiên cứu khoa học muốn đạt kết tốt phải hội đủ yếu tố: Phương tiện, phương pháp, sở vật chất, máy móc thiết bò, hình thức tổ chức Các yếu tố có mối quan hệ hữu phù hợp với đối tượng nghiên cứu Đối tượng nghiên cứu nhóm thực là: nghiên cứu cơng nghệ sản xuất chip FPGA ngơn ngữ mơ tả phần cứng VHDL Đồng thời ứng dụng cơng nghệ FPGA vào thiết kế mạch quang báo Cụ thể điều khiển hiển thị mạch LCD (Liquid Crystal Display) II TÌNH HÌNH NGHIÊN CỨU TRONG VÀ NGOÀI NƯỚC Trong nước: nước ta cơng nghệ mẻ Khơng chưa sử dụng cơng nghệ mà ứng dụng cộng nghệ (đó chip vi mạch) chưa sử dụng rộng rãi Đặc biệt bạn sinh viên đại học lạ lẫm với linh kiện Ngồi nước: nước cơng nghệ ứng dụng cách rộng rãi Hầu trường đại học học nghiên cứu cơng nghệ sản phẩm SVNC: Nguyễn Thanh Nghĩa, Nguyễu Vũ Duy Tân Trang: Báo cáo nghiên cứu khoa học PHẦN II: GIẢI QUYẾT VẤN ĐỀ I) MỤC ĐÍCH CỦA ĐỀ TÀI Ngày nay, khoa học kỹ thuật nhân loại phát triển cách vượt bật Trong đó, kỹ thuật sản xuất vi mạch số sản xuất chip đạt đến mức tinh vi Và người cần có cơng nghệ để tiếp tục cho q trình phát triển Trước tình hình đó, nhiều cơng cụ thiết kế trợ giúp máy tính (CAD – Computer Aided Design) đưa vào q trình thiết kế phần cứng Phương pháp thiết kế giấy thay cách thiết kế máy tính, kiểm tra có cơng cụ tạo phần cứng tự động Hỗ trợ mạnh mẽ cho phương pháp thiết kế ngơn ngữ mơ tả phần cứng (HDLs – Hardware Description Languages) Mặc dù khái niệm khơng mới, ứng dụng rộng rãi chúng thiết kế hệ thống số gần thập kỷ Dựa vào HDLs, cơng cụ trợ giúp hệ thống số phát triển giúp ích cho nhiều người thiết kế phần cứng Có nhiều ngơn ngữ HDL ABEL, AHL (A Hardware Language), CDL (Computer Design Language), IDL (Interative Design Language), ISPS, CONLAN… Trong HDL tiếng VHDL Verilog Nhận thấy ngơn ngữ VHDL ngơn ngữ mơ tả phần cứng vi mạch tốc độ cao, sử dụng rộng rãi trường Đại Học IEEE chuẩn hóa, ngơn ngữ cung cấp mơi trường giao tiếp chung, giúp ích nhiều cho việc thiết kế phần cứng nên nhóm định chọn đề tài với tên gọi “Thiết kế mạch quang báo dùng cơng nghệ FPGA” Đề tài nhằm mục đích ứng dụng cơng nghệ mơ tả phần cứng đại giới sử dụng mà nước ta chưa áp dụng nhiều Đồng thời tài liệu tiền đề bạn sinh viên có điều kiện tìm hiểu học tập II) PHƯƠNG PHÁP NGHIÊN CỨU Tham khảo tài liệu: nhóm tham nguồn tài liệu có liên quan tới cơng nghệ FPGA tài liệu viết ngơn ngữ VHDL Đồng thời tham khảo số tài liệu mạch quang báo để phục vụ cho mục đích nghiên cứu Các nguồn tài liệu tham khảo sách tài liệu từ internet Thực nghiệm: kết nối chíp sử dụng cơng nghệ FPGA với mạch quang báo LCD viết chương trình điều khiển hiển thị cho mạch SVNC: Nguyễn Thanh Nghĩa, Nguyễu Vũ Duy Tân Trang: Báo cáo nghiên cứu khoa học III) NỘI DUNG A CƠNG NGHỆ FPGA Người ta thường đo kić h thước IC bằ ng sớ cở ng logic số transisto IC Thí dụ: IC 100K cổng có nghiã là IC nầ y chứa 100 000 cở ng NAND ngõ vào Các IC:  Loại SSI (Small Scale Integration : tích hợp cỡ nhỏ ): chứa mơ ̣t sớ cở ng logic (1 đến 10), thường là các cở ng đơn giản (NAND, AND, NOT)  Loại MSI (Medium Scale Integration: tích hợp cỡ trung bình): đếm hàm logic chức lớn  Loại LSI (Large Scale Integration : tích hợp cỡ lớn ): tích hợp hàm logic lớn nhiề u, vi xử lí đầ u tiên  Loại VLSI (Very Large Scale Integration: tích hợp cỡ lớn ): vi xử lí 64 bit với bơ ̣ nhớ cache và các đơn vi ̣sớ ho ̣c dấ u chấ m ̣ng (trên triê ̣u transisto chip) Mơ ̣t sớ IC logic sớ đã thành các linh kiê ̣n ch̉ n , người ta có thể cho ̣n từ các catalog và các sở tay của các hañ g IC Với sự xuát hiê ̣n của VLSI những năm 1980, kỹ sư bắt đầu nhận thấy đươ ̣c những th ̣n lơ ̣i viê ̣c thiế t kế IC theo nhu cầ u của ̀ h hoă ̣c cho mơ ̣t ̣ thớ ng hoă ̣c cho mơ ̣t ứng du ̣ng đă ̣c biê ̣t thì tiê ̣n lơ ̣i nhiề u so với các IC ch̉ n Các IC đưa đến thuật ngữ mớ i ASIC (Application Specific IC: IC chun du ̣ng) 1.1 SƢ̣ PHÁ T TRIỂN CỦ A CÁC IC LẬP TRÌ NH: Các th iế t bi ̣lâ ̣p triǹ h đươ ̣c đóng vai trò quan tro ̣ng lâu dài thiế t kế các phầ n cứng sớ Chúng chip đa dụng cấu hình theo nhiều cách cho nhiề u ứng du ̣ng Vào năm 1975, cơng ty SIGNETICS đã giới thiê ̣u vi ma ̣ ch sớ lâ ̣p trin ̀ h khơng có nhớ 82S100 (hiê ̣n là PLS 100) gọi mảng logic lập trình trường FPLA (Field Programmable Logic Array ) Napoleon Cavlan, người đươ ̣c go ̣i là cha đẻ của ma ̣ch logic lâ ̣p trình , lúc nh quản lý ứng dụng PLA Signetics đã thực sự hiể u rằ ng sử du ̣ng PLA là phương pháp tớ t để thiế t kế và thay đở i ̣ thớ ng sớ Trong đó , cơng ty Harris đã sớm giới thiê ̣u PROM (Programmable read – Only Memory) PROM là thiế t bi ̣lâ ̣p trình chỉ đươ ̣c mơ ̣t lầ n gờ m mơ ̣t daỹ các nhớ chỉ đo ̣c PROM có thể thực hiê ̣n bấ t kỳ hàm logic theo bảng sự thâ ̣t nào bằ ng cách sử du ̣ng các đường điạ chỉ các ngõ nhâ ̣p và ngõ x́ t đươ ̣c xác định bằ ng nơ ̣i dung các bit nhớ Có hai loại PROM , mơ ̣t loa ̣i chỉ có thể đươ ̣c lâ ̣p trình bởi nhà sản x́ t loại lập trình người dùng Loại thứ gọi mask programmable loại thứ hai đư ợc gọi field - programmable Khi sản x́ t các chip logic, hiê ̣u ś t tớ c ̣ cao có thể đa ̣t đươc với các chip mask -programmable vì kết nối bên thiết bị thực phần cứng sản xuất Ngươ ̣c la ̣i kết nớ i của field -programmable ln cầ n đế n mơ ̣t sớ loa ̣i chủ n ma ̣ch lâ ̣p trin ̀ h đươ ̣c và vì vâ ̣y châ ̣m kế t nớ i cứng Tuy nhiên, thiế t bi ̣field-programmable chứa đựng các ưu điể m có giá tri ̣hơn sự ̣n chế về tớ c ̣ SVNC: Nguyễn Thanh Nghĩa, Nguyễu Vũ Duy Tân Trang: Báo cáo nghiên cứu khoa học  Các chip field-programmable rẻ lơn các chip mask -programmable sản x́ t với sớ lươ ̣ng nhỏ  Các chip field -programmable có thể đươ ̣c lâ ̣p trình tức thì vài phút , các chip mask -programmable sản x́ t phải mấ t hàng t̀ n hoă ̣ c hàng tháng Hai biế n thể field -programmable của PROM là EPROM (Erasable Programmable Read - Only Memory ) EEPROM (Electrically Erasable Programmable Read - Only Memory) cung cấ p mơ ̣t ưu điể m : hai xố lập trình lại nhiề u lầ n Mơ ̣t thiế t bi ̣đươ ̣c lâ ̣p triǹ h đươ ̣c khác đươ ̣c thiế t kế đă ̣c biê ̣t để hiê ̣n thực các mạch Logic PLD ( Programmable Logic Device ) Mơ ̣t PLD thơng thường gờ m mơ ̣t daỹ các cở ng AND đươ ̣c nớ i với mơ ̣t daỹ các cở ng OR Cơng ty National Semiconductor đã chế ta ̣o mă ̣t na ̣ lâ ̣p trin h cho PLA , cấ u ta cu a no ̣o ̉ ́ gờ m mơ ̣t mảng ̀ AND lâ ̣p triǹ h kèm với mảng OR lâ ̣p trin ̀ h , cho phép thực hiê ̣n tở hơ ̣p tở ng các tić h sớ của hàm logic tiêu ch̉ n Bằ ng cách kế t h ợp cơng nghệ PROM sử dụng ngun tắ c cầ u chì với khái niê ̣m PLA , Cavian đã thú t phu ̣c đươ ̣c các nhà quản lý cơng ty Signetics để đưa dự án PLA vào sản x́ t Vi ma ̣ch PLA đầ u tiên 82S100, thành viên họ vi mạch I FL (Intergrated Fuse Logic ) có hình dạng 28 chân Cấ u trúc của PLA gờ m mơ ̣t mảng AND lâ ̣p trình và mơ ̣t mảng OR lâ ̣p trình , cho phép thực tổ hợp logic tổng tích số đơn giản Kỹ sư John Martin Birkner người quan tâm đế n PLA , ơng hiểu nhiề u phương pháp thiế t kế logic đươ ̣c ho ̣c trường thì khơng áp du ̣ng đươ ̣c nhiề u cơng viê ̣c hiê ̣n ta ̣i Do đó , vào năm 1975 ơng đế n cơng ty Monolithic Memories (MMI), là cơng ty chế tạo PROM vi mạch logic tiêu chuẩn Vì vâ ̣y, Birkner có điề u kiê ̣n viê ̣c tim ̀ hiể u PLA và cơng nhâ ̣n những ưu điể m mạch logic lập trình đồng thời ơng nhận khuyết điểm PLA có hai mảng lập t rình Sau đó , Birkner đã đưa khái niê ̣m mới về vi ma ̣ch sớ lâ ̣p trình, vi ma ̣ch này cũng tương tự PLA thay vì có hai mảng lâ ̣p trin ̀ h thì PAL (Programmable Array Logic ) có mảng AND lập trình theo sau mảng OR đươ ̣c giữ cớ đinh ̣ (khơng lâ ̣p trình ) Như vâ ̣y mỡi cở ng OR sẽ có mơ ̣t tích sớ cớ đinh ̣ đươ ̣c nớ i với ng õ vào , vâ ̣y sẽ giảm đươ ̣c kić h thước của vi ma ̣ch và cho phép tiń hiê ̣u đươ ̣c trù n nhanh vẫn cho ph ép thực tổ hơ ̣p logic PAL đươ ̣c đóng vỏ 20 chân Sau mơ ̣t thời gian thú t phu ̣c các nhà quản lý cơng ty MMI thấy rõ lợi điểm PAL đồng ý sản xuất Vi ma ̣ch đầ u tiên th ̣c ho ̣ PAL đươ ̣c phở biế n là PA L 16L8, PAL 16R4, PAL 16R6, PAL 16R8 Các vi mạch có thời gian truyền trì hỗn 35ns Mỡi vi ma ̣ch có ngõ 16 ngõ vào, đó ký tự L ký hiê ̣u của vi ma ̣ch biể u thi ̣ tở hơ ̣p ng õ tác động mức thấp, ký tự R cho biế t có 4, hay ghi ở ngõ tương ứng Sau mơ ̣t thời gian khởi đầ u châ ̣m , ć i cùng PAL đã đươ ̣c thiế t kế ̣ thớ ng thực Những cơng ty máy tin ́ h mini đã nhâ ̣n thấ y đươ ̣c ưu điể m của PAL là cho phép ho ̣ giảm sớ board cầ n thiế t để thực hiê ̣n tớ t những u cầ u thiế t kế , cơng ty MMI đã cho ̣n phương pháp sản x́ t PAL cơng đoa ̣n mă ̣t na ̣ chế ta ̣o theo u cầ u khách hàng Vào lúc MMI lại giới thiệu họ vi mạch HAL (Hard Array Logic) để sản xuất chi tiết cho hãng Data General and Digital Equipment MMI đã thay đở i cách sắ p xế p cơng đoa ̣n mă ̣t na ̣ cầ u chì và thay vào đó SVNC: Nguyễn Thanh Nghĩa, Nguyễu Vũ Duy Tân Trang: Báo cáo nghiên cứu khoa học lớp liên kết kim loại phù hợp u cầu thiết kế khách hàng Những chi tiế t này có nhiều lợi ích gồm mang lại kết tốt kiểm tra dễ dàng Đồng thời khách hàng lợi khơng phải quan tâm đến lập trình kiểm tra chi tiế t Điề u này đã mang la ̣i sự c ải tiến phương pháp chế tạo PAL , chấ p nhâ ̣n của thi ̣trường Vào năm 1978, MMI đã x́ t bản sách hướng dẫn PAL đầ u tiên Đó là mơ ̣t bước khởi đầ u để PAL mở rơ ̣ng thế giới của những người thiế t kế ma ̣ch logic Cả hai loại PLD cho phép thực mạch Logic có tốc độ cao , nhiên cấ u trúc đơn giản của chúng chỉ cho phép thực hiên các ma ̣ch logic nhỏ Loại thiết bị lập trình tổng qt gồm dãy phần tử rời ̣c có thể đươ ̣c kế t nớ i với theo mơ tả của người sử du ̣ng Loại thiết bị gọi Mask Programmable Gate Arrays (MPGA).Các MPGA phổ biến gồm hàng transistor kết nối để thực mạ ch logic Các kết nối người dùng đinh ̣ nghiã này có thể có cả các hàng và các ̣t Ưu điể m chin ́ h MPGA so với PLD cung cấp cấu trúc tổng qt cho phép thực mạch logic lớn Vì cấu trúc kế t nớ i của chúng có thể mở rơ ̣ng cùng với sớ lươ ̣ng logic Field Programmable Gate Arrays (FPGA) đã kế t hơ ̣p khả lâ ̣p trin ̀ h của PLD và cấ u trúc kế t nớ i có thể mở rơ ̣ng của MPGA Do đó các thiế t bi ̣lâ ̣p trình loa ̣i có mật độ logic cao Giớ ng MPGA, mơ ̣t FPGA gờ m mơ ̣t daỹ các phầ n tử rời ̣c có thể đươ ̣c kế t nớ i với theo mơ ̣t cách chung Giớ ng PLA , kế t nớ i giữa các phầ n tử là có thể lâ ̣p trin ̀ h đươ ̣c FPGA đươ ̣c giới thi ệu cơng ty Xilinx năm 1985 Kể từ đó , có nhiều loại FPGA nhiều cơng ty phát triể n: Actel, Altera, Plessey, Plus Logic, Advanced Micro Devices (AMD), Quick Logic, Conncurent Logic, Crosspoin Solutions Năm 1985, mơ ̣t ho ̣ PLD mới đươ ̣c cơng ty Lattice Semiconductor giới thiê ̣u là GAL (Generic Array Logic ) Lattice dùng cơng nghê ̣ CMOS của EEPROM , có đă ̣c tính kỹ th ̣t cơng ś t thấ p , lập trình nhiều lần ( xóa điện áp với thời g ian xóa khoảng vài giây ) Vi ma ̣ch đầ u tiên của ho ̣ GAL đươ ̣c kí hiê ̣u là GAL16V8 có khả thay hoạt động PAL (đớ i với vi ma ̣ch cùng loa ̣i) Ngày nhiều cơng ty tham gia vào thị trường PLD để tạo vi mạch đă ̣c biê ̣t và sử du ̣ng nhiề u cơng nghê ̣ chế ta ̣o khác Vào năm 1985, cơng ty Xilin ta ̣o mơ ̣t ho ̣ mới là LCA (Logic Call Array ) Cấ u trúc của LCA có đoa ̣n: mơ ̣t ma trâ ̣n của khớ i logic đươ ̣c bao quanh là khớ i vào và mơ ̣ t ma ̣ng đường dữ liê ̣u nớ i gián tiế p Đặc biệt LCA PLD sử dụng tế bào RAM động cho chức logic Ưu điể m của cấ u trúc này là khách hàng có thể kiể m tra đươ ̣c chương triǹ h của vi ma ̣ch , bản chấ t dễ xóa LCA, nên cầ n phải lưu trữ cấ u hình LCA nhớ ngồi Vì , LCA khơng đươ ̣c sử du ̣ng ở những trường hơ ̣p đòi hỏi sự hoa ̣t ̣ng lâ ̣p tức khởi ̣ng máy Đi kèm với LCA là chương triǹ h soa ̣n thảo XACT và bơ ̣ mơ phỏng giúp cho viê ̣c sửa lỡi cho những thiế t kế LCA đươ ̣c th ̣n tiê ̣n Năm 1985, cơng ty Signetics với mơ ̣t khái niê ̣m mới là PML (Programmable Macro Logic) Vi ma ̣ch PML đầ u tiên của Signetics PMLS 501, vi ma ̣ch này sử du ̣ng cơng nghê ̣ lưỡng cực, đóng vỏ 52 chân Vào năm 1986, cơng ty ExMicroelectronic giới thiê ̣u ho ̣ ERASIC (Erasable Application Specific 7C) sử du ̣ng cơng nghê ̣ EEPROM CMOS Vi ma ̣ch đầ u tiên là XL78C00 có dạng 24 chân và điề u đă ̣c biê ̣t là XL78C00 thay chức SVNC: Nguyễn Thanh Nghĩa, Nguyễu Vũ Duy Tân Trang: Báo cáo nghiên cứu khoa học next_state next_state next_state[...]... chứa các đơn vị thiết kế sơ cấp và các đơn vị thiết kế thứ cấp Các đơn vị thiết kế sơ cấp là thực thể và gói Các đơn vị thiết kế thứ cấp là kiến trúc và thân gói Các đơn vị thiết kế thứ cấp luôn luôn gắn liền một đơn vị thiết kế sơ cấp Các thư viện là tập hợp của các đơn vị thiết kế sơ cấp và đơn vị thiết kế thứ cấp một thiết kế thường chứa một hoặc nhiều thư viện các đơn vị thiết kế 4.1 Mô tả hành... không nhất thiết phải có bộ nhớ ngoài Đồng thời công ty Gazelle Microcircuit đã công bố phát minh công nghê ̣ GaAs (Gallium Arsenide) Đặc điểm của công nghệ này là cải tiến tốc độ , công suấ t của các vi ma ̣ch trên nề n tảng là công nghệ silicon , cho phép vi ma ̣ch làm viê ̣c với tố c đô ̣ nhanh hơn công suấ t tiêu tán khi ở mức trung bình Ứng dụng đầu tiên của công nghệ GaAs được công ty... NGÔN NGỮ VHDL: 1 Sự ra đời ngôn ngữ VHDL Ngày nay ngành công nghệ chế tạo phần cứng đã luôn có những đột phá không ngừng và ngày càng phát triể n, từ các mạch đơn giản cho đế n các mạch số , các vi mạch tích hợ p, các chip vi ma ̣ch siêu nhỏ , sự đòi hỏi về kiến trúc mạch trở nên phức tạp hơn, các phương pháp phân tích thiết kế và mô hình hoá mạch số kiể u truyền thống trở nên không còn phù hợp... Trang: 28 Báo cáo nghiên cứu khoa học Miền khai báo quá trình: Phần khai báo quá trình chứa miền ở giữa nơi kết thúc danh sách độ nhạy và từ khóa BEGIN Trong thí dụ trên phần khai báo chứa một khai báo biến, khai báo biến cục bộ sel Biến này được sử dụng cục bộ để chứa các giá trị được tính dựa trên các port s0 và s1 Phần phát biểu quá trình: Phần phát biểu quá trình bắt đầu bằng từ khóa BEGIN và kết thúc... chậm lan truyền ở các kết nối là tối thiểu Sau khi thực hiê ̣n thành công các bước Placem ent và routing , ngõ ra của hệ thố ng CAD đươ ̣c na ̣p vào đơn vi ̣lâ ̣p trin ̀ h ta ̣o ra chip FPGA cuố i cùng Toàn bộ quá trình cài đặt mạch trong FPGA mất khoảng vài phút đến một giờ , phụ thuộc vào loại FPGA đang dùng SVNC: Nguyễn Thanh Nghĩa, Nguyễu Vũ Duy Tân Trang: 22 Báo cáo nghiên cứu khoa... (subprogram) và các kiểu dữ liệu phổ biến được sử dụng trong một thiếc kế Ta hiểu một gói như là một hộp công cụ chứa nhiều công cụ được sử dụng để xây dựng các thiết kế Driver: đây là một nguồn trên một tín hiệu Nếu một tín hiệu được kích bởi hai nguồn, khi cả hai nguồn đều tích cực, tín hiệu này sẽ có hai driver (Driver có thể hiểu là mạch kích hay trình kích) Bus: bus là thuật ngữ thường làm nghĩ đến... trong VHDL cho phép người thiết kế về mặt logic gom thành nhóm các miền của mô hình Một phát biểu trong một kiến trúc có thể được chia thành một số miền logic riêng rẽ Chẳng hạn như nếu SVNC: Nguyễn Thanh Nghĩa, Nguyễu Vũ Duy Tân Trang: 25 Báo cáo nghiên cứu khoa học ta đang thiết kế một CPU, một khối khác có thể là ALU, khối khác có thể là một dãi thanh ghi và khối khác là mạch dịch bit Một khối biểu... ̣t Actera FPGA: Actera FPGA khác đáng kể so với các loa ̣i đã kể bởi vì chúng có cấ u trúc nhóm phân cấp của các PLD Tuy nhiên , chúng là FPGA vì chúng s ử dụng một mảng hai chiều các khối lập trình được và một số cấu trúc routing lập trình được , chúng hiện thực nhiều mức logic và chúng có thể lập trình được bởi người dùng Kiế n trúc cơ bản của Actera FPGA dựa trên công nghê ̣... xây dựng sẵn cơ bản của VHDL được sử dụng hầu hết trong các mô tả trong VHDL Thực thể (Entity): tất cả các thiết kế đều được biểu diễn dưới dạng các thực thể Một thực thể là một khối xây dựng sẵn cơ bản nhất trong một thiết kế Mức cao nhất của thực thể là mức đỉnh (top – level – entity) Nếu thiết kế có thứ bậc, mô tả mức đỉnh (top – level – description) sẽ có các mô tả mức thấp hơn chứa bên trong Những... signal được khai báo như sau: SIGNAL signal_name:signal_type[:=initial_value]; Theo sau từ khoá signal là một hoặc nhiề u tên các signal Với mỗi tên signal sẽ tạo ra một signal mới Tên signal cách kiểu signal bởi dấ u „:‟ Signal có thể được khai báo trong phầ n khai báo của thực thể (entity declaration ) Hoă ̣c trong đoạn khai báo cấ u trúc và khai báo của package Ví dụ khai báo kiểu signal: