bai_tap_kts_phan1_572

Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử Lê Chí Thơng BÀI TẬP KỸ THUẬT SỐ Chương 1: Các hệ thống số đếm 1.1 Biểu diễn số sau hệ nhị phân (binary) a 23 b 14 c 27 d 34 ĐS 1.2 Biểu diễn số sau hệ nhị phân (binary) a 23H b 14H c C06AH d 5DEFH ĐS 1.3 Biểu diễn số sau hệ thập phân (decimal) a 01101001B b 01111111B c 10000000B d 11111111B ĐS 1.4 Biểu diễn số sau hệ thập phân (decimal) a 1FH b 10H c FFH d 03H ĐS 1.5 Biểu diễn số sau hệ thập lục phân (hex) a 100 b 128 c 127 d 256 ĐS 1.6 Biểu diễn số sau hệ thập lục phân (hex) a 01111100B b 10110001B c 111100101011100000B d 0110110100110111101B ĐS 1.7 Biểu diễn số cho 1-1 1-3 thành hệ thập lục phân (hex) 1-8 Biểu diễn số cho 1-2 1-6 thành hệ thập phân (decimal) 1-9 Biểu diễn số cho 1-4 1-5 thành hệ nhị phân (binary) 1.10 Đổi số sau sang hệ nhị phân a 27,625 b 12,6875 c 6,345 d 7,69 ĐS Bài tập Kỹ Thuật Số – Trang 1/22 1.11 Đổi số sau sang hệ bát phân (octal) a 1023H b ABCDH c 5EF,7AH d C3,BF2H 1.12 Đổi giá trị sau thành byte a 2KB b 4MB c 128MB d 1GB ĐS 1.13 Lấy bù số sau a 01111010B b 11101001B c 00000000B d 11111111B ĐS 1.14 Lấy bù số sau a 10101100B b 01010100B c 00000000B d 11111111B ĐS 1.15 Lấy bù số sau a b 14 c 26 d 73 ĐS 1.16 Lấy bù 10 số sau a b 25 c 62 d 38 ĐS 1.17 Biểu diễn số sau hệ nhị phân có dấu bit a b -5 c d -8 ĐS 1.18 Biểu diễn số sau hệ nhị phân có dấu bit a b -5 c 34 d -26 e -128 f 64 g 127 ĐS 1.19 Cho số nhị phân có dấu sau, tìm giá trị chúng a 0111B b 1000B c 0000B d 1111B e 0011B f 1100B g 0111111B h 00000000B i 11111111B j 10000000B ĐS 1.20 Cho số nhị phân sau, xác định giá trị chúng chúng (i) số nhị phân không dấu; (ii) số nhị phân có dấu a 0000B b 0001B c 0111B d 1000B e 1001B f 1110B g 1111B ĐS 1.21 Biểu diễn số sau thành mã BCD (còn gọi mã BCD 8421 hay mã BCD chuẩn) a b c 10 d 255 ĐS 1.22 Làm lại 1-21, đổi thành mã BCD 2421 (còn gọi mã 2421) ĐS 1.23 Làm lại 1-21, đổi thành mã BCD (còn gọi mã – XS3) ĐS 1.24 Cho mã nhị phân sau, đổi sang mã Gray a 0111B b 1000B c 01101110B d 11000101B ĐS 1.25 Cho mã Gray sau, đổi sang mã nhị phân a 0110B b 1111B c 11010001B d 00100111B ĐS 1.26 Cho mã nhị phân sau, xác định giá trị chúng chúng (i) số nhị phân khơng dấu; (ii) số nhị phân có dấu; (iii) mã BCD; (iv) mã 2421; (v) mã 3; (vi) mã Gray a 1000011B b 110101B c 1101100B d 01000010B ĐS 1.27 Làm lại 1-26 với a 10000101B b 0101101B c 10000000B d 01111111B ĐS 1.28 Thực phép tốn sau số nhị phân có dấu bit a 3+4 b 4-5 c -8+2 d -4-3 1.29 Thực phép toán sau số nhị phân có dấu bit, kết bị tràn tìm cách khắc phục a 5-7 b 5+7 c -2+6 d -1-8 1.30 Thực phép toán sau số nhị phân có dấu bit cho biết kết có bị tràn hay khơng a 15+109 b 127-64 c 64+64 d -32-96 ĐS 1.31 Thực phép toán sau số BCD a 36+45 b 47+39 c 66-41 d 93-39 e 47-48 f 16-40 Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử Chương 2: Đại số Boole 2.1 Chứng minh đẳng thức sau đại số a AB + AD + BCD = ( A + D)( A + C)(B + D) b CD + BC + ABD = ( A + C)(B + C)(B + D) c Z + XY + XZ = ( X + Z )(Y + Z ) d e 2-2 2.3 2.4 A⊕B=A⊕B AB( A ⊕ B ⊕ C) = ABC Cho bảng chân trị sau C B A F1 F2 0 0 0 0 1 0 1 1 0 1 1 1 0 1 1 a Viết biểu thức hàm F1 F2 b Viết biểu thức hàm F1 dạng tích tổng (POS) c Viết biểu thức hàm F2 dạng tổng tích (SOP) d Viết hàm F1 dạng Σ Π e Viết hàm F2 dạng Σ Π Cho bảng chân trị sau A B C F1 F2 0 1 0 X X 0 1 1 0 1 1 X 1 X X 1 0 a Viết biểu thức hàm F1 F2 b Viết dạng Σ Π cho hàm F1 F2 Cho hàm sau F1 ( A, B, C, D) = ABCD + ABD + ACD + A.C 2.5 F2 ( A, B, C, D) = (B + C + D)( A + C + D)(B + D) Hãy lập bảng chân trị F1 F2 Cho hàm sau F1 ( A, B, C, D) = ∑(0,1,2,4,6,8,12) + d (3,13,15) 2.6 F2 ( A, B, C, D) = ∏(1,3,4,5,11,12,14,15).d (0,6,7,8) Hãy lập bảng chân trị F1 F2 Cho giản đồ xung sau Lê Chí Thơng Đại học Bách Khoa TP.HCM – Khoa Điện-Điện tử Lê Chí Thơng A B C D F1 F2 F3 2.7 2.8 2.9 a Viết biểu thức hàm F1, F2 F3 b Viết dạng Σ Π cho hàm F1, F2 F3 Cho bảng chân trị sau A B C D F1 F2 0 0 1 0 1 0 0 0 1 1 0 1 1 1 0 0 1 1 X X X a Viết biểu thức hàm F1 F2 b Viết dạng Σ Π cho hàm F1 F2 Biểu diễn hàm cho từ 2-2 đến 2-7 bìa Karnaugh Cho sơ đồ mạch sau, viết biểu thức chuẩn F1 F2 Y F1 X Z F2 2.10 Cho sơ đồ mạch giản đồ xung tín hiệu vào sau, vẽ dạng tín hiệu F A BC F A B C 2.11 Cho sơ đồ mạch sau A B Y0 Y1 Y2 E Y3 D Lập bảng chân trị viết hàm trường hợp sau a E=0 D=0 b E=0 2.12 Tìm dạng chuấn hàm sau F1 ( X ,Y , Z ) = XY + YZ + XZ F2 ( X ,Y , Z ) = XY + XZ F3 ( A, B, C) = A + C + AB F4 ( A, B, C) = ( A ⊕ B) + ABC 2.13 Dùng bìa Karnaugh rút gọn hàm sau F1 ( A, B, C, D) = ∑(0,1,2,4,5,8,10,12,14) F2 ( A, B, C) = ∏(0).d (1,2,3,4,5,6,7) F3 ( A, B, C, D) = ABCD + AB + A(C ⊕ D) + ABC + CD F4 ( A, B, C, D, E) = ∏(1,3,4,5,6,9,12,14,20,21,22,25,28,29).d (13,16,30) 2.14 Dùng bìa Karnaugh rút gọn hàm sau F1 ( A, B, C, D) = ∑(1,2,4,7,9,15) + d (3,5) F2 ( A, B, C, D) = ∑(0,1,2,4,5,8,10,11,14,15) F3 ( A, B, C, D) = ∏(2,5,7,8,13,15).d (0,10) F4 ( A, B, C, D) = ∏(0,2,4,5,6,8,10,12,13) 2.15 Cho hàm F(A,B,C,D) biểu diễn giản đồ xung sau A B C D F a Viết biểu thức chuẩn hàm F b Biểu diễn hàm bìa Karnaugh c Rút gọn hàm F vẽ mạch thực dùng cổng NAND 2.16 Rút gọn hàm sau thực cổng NAND ngõ vào F ( A, B, C, D) = ∑(4,6,9,10,12,14) + d (8,11,13) 2.17 Rút gọn hàm sau thực cổng NOR ngõ vào F ( A, B, C, D) = ∏(0,2,3,4,6,9,10,11).d (7,13,15) 2.14 Thực hàm F ( A, B, C, D) = B(C + D) + ACD dùng cổng NAND 215 Thực hàm F ( A, B, C, D) = ( A + B)(C + BCD) dùng cổng NOR 2-16 Cho hàm sau F1 ( A, B, C, D) = A ⊕ B + (BCD + BCD)C + A ⊕ B + BDC F2 ( A, B, C, D) = ( A + C)(C + D) + ABD F3 ( A, B, C, D) = AB + ABD(B + CD) a Hãy biểu diễn hàm bìa Karnaugh b Viết biểu thức tích tổng (POS) cho hàm c Rút gọn vẽ mạch thực dùng toàn cổng NAND 2.17 Cho hàm sau F1 ( A, B, C, D) = ∑(0,2,3,4,6,7,8) + d (5,12,14) F2 ( A, B, C, D) = ∏(2,3,8,9,10,12,14,15).d (0,11,13) a Rút gọn hàm F1 thực F1 dùng cấu trúc cổng AND-OR b Rút gọn hàm F2 thực F2 dùng cấu trúc cổng OR-AND c Thực F1 dùng cấu trúc toàn NAND d Thực F2 dùng cấu trúc toàn NOR 2.18 Cho bảng chân trị sau G1 X 1 1 1 G2 X 0 0 0 X2 X X 0 0 1 X1 X X 0 1 0 X0 X X 1 Y0 0 0 0 0 Y1 0 0 0 Y2 0 0 0 0 Y3 0 0 0 Y4 0 0 0 0 Y5 0 0 0 Y6 0 0 0 0 Y7 0 0 0 0 1 1 0 0 0 a Viết biểu thức hàm Y0 đến Y7 b Vẽ sơ đồ logic hàm Chương 3: Hệ tổ hợp 3.1 3.2 3.3 3.4 3.5 Cho hệ tổ hợp hoạt động theo bảng sau E X1 X0 Y0 Y1 Y2 Y3 X X 0 0 0 0 0 1 0 0 0 1 0 a Thiết kế hệ tổ hợp dùng cổng b Dùng hệ tổ hợp thiết kế câu a (vẽ dạng sơ đồ khối) cổng logic thực hàm F ( A, B, C) = ∑(4,6) Thiết kế mạch giải mã 2421 thành thập phân (mã 10) a Thực cổng logic b Thực mạch giải mã (decoder) 4€16 có ngõ tích cực mức Thiết kế mạch cộng bán phần (HA) thực cổng logic Sau đó, dùng HA (vẽ dạng sơ đồ khối) để thực phép tính (x+1) , biết x số nhị phân bit (x = x1x0) Một mạch tổ hợp có ngõ vào A, B, C, D, E ngõ Y Ngõ vào từ mã thuộc mã sau E D C B A 0 0 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 a Thiết kế mạch tổ hợp dùng cổng AND-OR cho Y=1 ngõ vào từ mã Y=0 ngõ vào từ mã sai b Thực lại câu a dùng toàn cổng NAND Cho hệ tổ hợp hoạt động theo bảng sau E X1 X0 Y0 Y1 Y2 Y3 X X 1 1 0 0 1 0 1 1 1 1 1 1 a Thiết kế hệ tổ hợp dùng toàn cổng NOT NAND ngõ vào b Dùng hệ tổ hợp thiết kế câu a (vẽ dạng sơ đồ khối) cổng AND ngõ vào để thực hệ tổ hợp hoạt động theo giản đồ xung sau (với U, V, W ngõ vào; Z ngõ ra) U V W Z 3.6 3.7 3.8 3.9 3.10 3.11 3.12 3.13 3.14 3.15 3.16 3.17 3.18 Thực mạch cộng toàn phần (FA) sở mạch chọn kênh (Mux) 4€1 Lập bảng chân trị mạch chọn kênh (Mux) 16€1 Sau đó, thực mạch chọn kênh 16€1 sở mạch chọn kênh 4€1 Cho mã sau A=a3a2a1a0 B=b3b2b1b0 C=c3c2c1c0 D=d3d2d1d0 Hãy thiết kế mạch chọn mã (với Y= y3y2y1y0 ngõ ra) sở mạch chọn kênh 4€1 theo bảng chân trị sau x1 x0 Y 0 A B C 1 D Thiết kế mạch chuyển mã thành nhị phân dùng vi mạch 7483 (mạch cộng bit ) Thiết kế mạch chuyển mã BCD decade thành nhị phân dùng vi mạch 7483 (mạch cộng bit ) Thiết kế mạch giải mã BCD thành mã LED đoạn anode chung dùng cổng logic Làm lại dùng vi mạch 74154 (mạch giải mã 4€16) cổng cần thiết Thiết kế mạch trừ hai số bit, V biến điều khiển, Ci-1 số mượn ngõ vào, Ci số mượn ngõ Khi V=0 mạch thực D=A-B, V=1 thực D=B-A Thiết kế mạch trừ hai số bit A B với biến điều khiển V, dựa sở mạch trừ hai số bit Thiết kế mạch trừ hai số bit A B cho kết luôn dương Thiết kế mạch cộng/trừ hai số nhị phân bit X Y dùng vi mạch 7483 (mạch cộng bit) cổng logic (nếu cần) Mạch có tín hiệu điều khiển v, v=0 mạch thực X+Y, v=1 mạch thực X-Y Chỉ sử dụng mạch cộng toàn phần FA, thiết kế hệ tổ hợp có bảng chân trị sau x1 x0 y0 y1 y2 y3 0 0 1 1 1 1 1 Dùng vi mạch 7483 (mạch cộng bit) cổng logic (nếu cần) để thiết kế mạch tổ hợp có hoạt động sau x3 x2 x1 x0 C 3.19 3.20 3.21 3.22 y3 y2 y1 y0 Nếu C=0 y3y2y1y0 = x3x2x1x0 Nếu C=1 y3y2y1y0 = bù x3x2x1x0 Cho hàm F với biến vào Hàm có trị số lượng biến vào có trị nhiều số lượng biến có trị Ngược lại, hàm có trị a Hãy biểu diễn hàm bìa Karnaugh b Rút gọn hàm vẽ mạch thực dùng toàn cổng NAND Thiết kế mạch chuyển mã nhị phân bit sang mã BCD dùng vi mạch so sánh bit (ngõ tích cực cao) vi mạch cộng toàn phần FA Thiết kế mạch chuyển mã Gray bit sang mã nhị phân, sử dụng a Các cổng logic b Mạch giải mã (decoder) 4€16 Thiết kế mạch chuyển mã BCD thành 7421 sử dụng decoder 4€16 có ngõ tích cực mức không cổng NAND 3.23 Thiết kế mạch so sánh hai số nhị phân bit A B với ngõ tích cực mức sử dụng cổng logic b Thiết kế mạch so sánh hai số nhị phân bit X=x 3x2x1x0 Y=y3y2y1y0 sử dụng cổng logic Biết ngõ F=1 X=Y F=0 X≠Y c Thực mạch câu (b) dùng mạch so sánh thiết kế câu (a) mộ cổng AND Vẽ mạch dạng sơ đồ chức Mạch tổ hợp có chức chuyển từ mã BCD thành mã BCD a Thiết kế mạch sử dụng cấu trúc NOR-NOR b Thiết kế mạch sử dụng vi mạch 7483 (mạch cộng bit) Sử dụng mạch chọn kênh (Mux) 8€1 mạch chọn kênh 4€1 để thiết kế mạch chọn kênh 32€1 Cho F hàm biến A, B, C, D Hàm F=1 trị thập phân tương ứng với biến hàm chia hết cho 5, ngược lại F=0 a Lập bảng chân trị cho hàm F b Thực hàm F mạch chọn kênh (Mux) 16€1 c Thực hàm F mạch chọn kênh (Mux) 8€1 cổng (nếu cần) d Thực hàm F mạch chọn kênh (Mux) 4€1 cổng (nếu cần) e Hãy biểu diễn hàm F bìa Karnaugh f Hãy rút gọn F thực F dùng mạch cộng bán phần HA Cho hàm F ( A, B, C) = AB + BC + AC Hãy thiết kế mạch thực hàm F sử dụng a Một vi mạch 74138 (decoder 3€8, ngõ tích cực thấp) cổng có tối đa ngõ vào a Một vi mạch 74153 (mux 4€1, có ngõ cho phép tích cực thấp) b Hai mạch cộng bán phần HA cổng OR Sử dụng decoder 4€16 ngõ cho phép (enable) để thực decoder 3€8 có ngõ cho phép Khơng sử dụng thêm cổng Sử dụng ba mạch chọn kênh (Mux) 2€1 để thực mạch chọn kênh 4€1 Không dùng thêm cổng a 3.24 3.25 3.26 3.27 3.28 3.29 3.30 Sử dụng hai vi mạch 74148 (mạch mã hóa 8€3) để thực mạch mã hóa (encoder) 16€4 Chương 4: Hệ 4.1 4.2 4.3 4.4 4.5 4.6 4.7 4.8 4.9 4.10 4.11 4.14 4.15 Thiết kế mạch đếm nối tiếp mod 16 đếm lên dùng T-FF (xung clock cạnh lên, ngõ Pr ngõ Cl tích cực mức thấp) Thiết kế mạch đếm nối tiếp mod 16 đếm xuống dùng T-FF (xung clock cạnh lên, ngõ Pr ngõ Cl tích cực mức thấp) Dựa kết 4-1, thiết kế mạch đếm nối tiếp mod 10 đếm lên 0€1€2€…€9€0€… Dựa kết 4-2, thiết kế mạch đếm nối tiếp mod 10 đếm xuống 15€14€13€…€6€15€… A B C T Q T Q T Q Dựa kết 4-2, thiết kế mạch đếm nối tiếp mod 10 đếm xuống CK CK CK CK 9€8€7€…€0€9€… Q Q Q Nếu sử dụng JK-FF D-FF thay cho T-FF 4-1 4-2 thay đổi nào? Thiết kế mạch đếm nối tiếp có nội dung thay đổi theo quy luật mã 2421, sử dụng JK-FF (xung clock cạnh xuống, ngõ Pr ngõ Cl tích cực mức cao) Thiết kế mạch đếm nối tiếp lên/xuống bit dùng T-FF (xung clock cạnh xuống) với biến điều khiển U / D Khi U / D =1 mạch đếm lên, U / D =0 mạch đếm xuống Thiết kế mạch đếm song song dùng JK-FF (xung clock cạnh xuống) có dãy đếm sau 000€010€011€100€110€111€000€… Làm lại 4-9 với yêu cầu trạng thái không sử dụng dãy đếm đưa trạng thái 111 xung clock Làm lại 4-9 dùng D-FF 4-12 Làm lại 4-9 dùng T-FF 4-13 Làm lại 4-9 dùng SR-FF Thiết kế mạch đếm song song mod 10 có nội dung thay đổi theo quy luật mã 2421 dùng T-FF Cho mạch đếm sau PR PR PR CL CL CL Hãy vẽ dạng sóng A, B, C theo CK cho biết dung lượng đếm mạch 4.16 Cho mạch đếm sau S A Q S B Q S CK CK CK RQ RQ C Q RQ CK a Viết hàm kích thích (biểu thức ngõ vào) cho FF b Vẽ graph (giản đồ) trạng thái đếm c Cho biết hệ số đếm đếm d Bộ đếm có tự kích khơng? Giải thích? 4.17 Cho mạch đếm sau T Q A T CK Q B T CK Q CK Q Q Q CK a Viết hàm kích thích (biểu thức ngõ vào) cho FF b Lập bảng trạng thái chuyển đổi mạch c Vẽ graph (giản đồ) trạng thái đếm d Bộ đếm có tự kích khơng? Giải thích? 4.18 Cho mạch đếm sau T A Q T CK B Q CK Q Q CK a b c d e f Viết hàm kích thích (biểu thức ngõ vào) cho FF Lập bảng trạng thái chuyển đổi mạch Vẽ graph (giản đồ) trạng thái đếm cho biết hệ số đếm Vẽ giản đồ tín hiệu ra, giả sử trạng thái đầu AB=11 Mạch có cần định trạng thái đầu hay khơng? Giải thích? Nếu cần xây dựng đếm có mod 12 cần ghép nối tiếp thêm FF? Có cách ghép vẽ mạch kết nối cách ghép 4.19 Cho mạch đếm sau T Q CK T Q CK Q CK A B T Q CK Q Q C a b c d e Viết hàm kích thích (biểu thức ngõ vào) cho FF Lập bảng trạng thái chuyển đổi mạch Vẽ graph (giản đồ) trạng thái đếm cho biết hệ số đếm Bộ đếm có tự kích khơng? Giải thích? Vẽ giản đồ xung ngõ FF theo xung CK, biết trạng thái đầu ABC=011 4.20 Sử dụng vi mạch 7490 để thực mạch đếm mod 10 421 Sử dụng vi mạch 7492 để thực mạch đếm mod 12 4-22 Sử dụng vi mạch 7493 để thực mạch đếm mod 16 4-23 Sử dụng vi mạch 7490 để thực mạch đếm mod 4-24 Sử dụng hai vi mạch 7490 để thực mạch đếm mod 60 Phụ lục A: Các vi mạch cổng FF thông dụng 74LS04 74LS32 13 10 13 74LS00 12 10 13 74LS326 Q J 74LS32 14 J 12 KQ 37 74LS109 CLK 11 139 KQ 74LS02 12 10 13 74LS86 74LS86 PR Q 12 11 CLK CL Q Q J CLK KQ 56 74LS74 26 74LS112 74LS86 10 12 D 11 13 127 74LS112 D PR Q CL Q Q J CLK 13 KQ 11 PR CL CL 15 10 PR PR CL CL 15 CLK PR 74LS32 74LS02 74LS109 74LS86 Q 10 74LS02 74LS00 36811 12 74LS00 74LS02 74LS08 141013 74LS08 14 89 74LS74 12 74LS04 12 13 74LS04 10 CLK 10 74LS04 74LS08 36811 11 74LS00 36811 74LS04 74LS08 74LS04 36811 Phụ lục B: Các vi mạch tổ hợp thông dụng Mạch giải mã (decoder) 2€4, 3€8, 4€16 A B Y0 Y1 Y2 Y3 A BC 15 Y0 14 Y1 Y2 Y3 Y4 Y5 Y6 Y7 13 12 11 10 G1 G2A G2B 74LS138 G 74LS139 14 13 15 A B 12 Y0 11 Y1 Y2 Y3 10 23 22 21 20 G 74LS139 18 19 74LS154 A6 B7 C8 D9 10 11 12 13 G114 G215 10 11 13 14 15 16 17 Mạch mã hóa (encoder) có ưu tiên 8€3, 10€4 10 11 12 13 5 11 12 13 10 A0 A1 A2 14 GS 15 EI EO 74LS148 A B C D 14 74LS147 Mạch chọn kênh (mux) 8€1, 4€1, 2€1 D0 W D1 D2 D3 D4 D5 D6 D7 15 Y 14 13 12 1C01Y 1C1 1C2 1C3 10 11 2C02Y 12 2C1 13 2C2 2C3 14 A B 1G 15 2G 5 11 10 A BCG 74LS151 15 Mạch phân kênh (demux) 1€4 14 15 Mạch cộng nhị phân bit 10 A B 1Y 1Y 1Y 1G 1Y 1C 2Y 2Y 2G 2Y 2C 74LS155 2Y A1S1 A2S2 A3S3 A4S4 11 B1 B2 B3 B4 16 C0C4 13 74LS83 Mạch so sánh bit, bit 1A 1B 2A 2B 3A 3B 4A 4B A/B G 74LS157 74LS153 13 3 11 10 14 13 10 11 12 15 14 1Y 2Y 3Y 4Y 12 11 13 15 17 10 A0 12 A1 A2 A3 13 B1 B2 B3 ABi B0 15 11 14 ABo P0 P1 P2 P3 P4 P5 P6 P7 12 14 16 18 74LS85 P=Q P>Q 19 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 74LS682 Mạch tạo/kiểm tra parity A9 EVEN BCDEFGHI 10 ODD 11 12 13 74LS280 Mạch chuyển mã BCD €mã LED đoạn anode chung Mạch đệm bit 11 13 15 17 19 1A1 1A2 1A3 1A4 2A1 2A2 2A3 2A4 1G 2G 74LS244 1Y 1Y 1Y 1Y 2Y 2Y 2Y 2Y 4 BI/RBO RBI LT 74LS47 18 16 14 12 13 A 12 BCDEFG 11 10 15 14 A1B1 A2B2 A3B3 A4B4 A5B5 A6B6 A7B7 A8B8 19 G DIR 74LS245 18 17 16 15 14 13 12 11 Phụ lục C: Các vi mạch thông dụng Mạch đếm nhị phân bit đồng AQA QB QC CLRQD AQA 11 QB QC 10 CLRQD 13 12 74LS393 74LS393 10 A B C D QA QB QC QD RCO 14 13 12 11 15 ENP ENT CLK LOAD CLR 74LS163 Các ngõ vào Các ngõ CLR LOAD ENP ENT L x x H L H CLK Chức naêng QA QB QC QD x L L L L Reset x x D C B A Nhập liệu vào H x L Không thay đổi Không đếm H H L x Không thay đổi Không đếm H H H H Đếm lên Đếm x x x x Không thay đổi Không đếm RCO (Ripple Carry Out) = ENT.QA.QB.QC.QD Mạch đếm lên/xuống đồng nhị phân bit 15 10 11 14 A B C D QA QB QC QD UP DN LOAD CLR CO BO 12 13 74LS193 Chức DN LOAD CLR H H L Đếm lean H H L Không đếm H H L Đếm xuống H H L Không đếm UP x x L L Nhập liệu vào x x x H Reset Mạch đếm mod 10 (mod mod 5) A B QA QB QC QD R0(1) R0(2) 14 QA QB QC QD R0(1) R0(2) R9(1) R9(2) 12 11 QA QB QC QD CKA CKB CLR 74LS390 Mạch đếm mod 12 (mod mod 6) 14 12 11 74LS92 Mạch đếm mod 16 (mod mod 8) 14 QA QB QC QD R0(1) R0(2) 74LS93 12 11 Thanh ghi dịch PIPO D1 D2 D3 D4 D5 D6 Q1 Q2 Q3 Q4 Q5 Q6 10 12 15 CLK CLR 74LS174 Thanh ghi dịch SIPO QA QB QC QD QE CLKQF QG CLRQH 10 11 12 13 74LS164 Thanh ghi dịch PISO 10 11 12 13 14 SER A BCDEFG HQH CLKQH INH SH/LD 15 74LS165 Thanh ghi dịch trái/ phải PIPO CKA CKB 14 CLR 74LS390 74LS90 11 13 14 15 12 13 QA 11 QB QC QD 10 SR QA QB QC QD SL CLK S0 S1 CLR 15 14 13 12 11 10 74LS194 Mạch chốt bit 13 14 17 18 11 D0 D1 D2 D3 D4 D5 D6 D7 OC G Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 12 15 16 19 13 14 17 18 11 D0 D1 D2 D3 D4 D5 D6 D7 OC CLK Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 12 15 16 19 11 C OC 74LS373 74LS374 19 Q1 18 D1 D2 D3 D4 D5 D6 D7 D8 Q6 Q7 Q8 Q2 Q3 Q4 Q5 17 16 74LS573 15 14 13 12