truyền số liệu TRUYỀN nối TIẾP ĐỒNG bộ

ỦY BAN NHÂN DÂN THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG CAO ĐẲNG KỸ THUẬT LÝ TỰ TRỌNG - ĐỀ TÀI: TRUYỀN NỐI TIẾP ĐỒNG BỘ LỚP: 12CĐ_Đ1 NHÓM 8: NGUYỄN DUY NGUYỄN LÊ QUANG TRUNG BÙI THUẬN AN MỤC LỤC LỜI NÓI ĐẦU……………………………………………………………………3 I: GIAO TIẾP GIỮA DTE VÀ DCE ĐỒNG BỘ……………………………… II: CÁC GIAO THỨC ĐỒNG BỘ……………………………………………….6 1: Giao thức đồng nhị phân ………………………………………………… 2: Giao thức hướng bit……………………………………………………………10 III: VÀI IC LSI DÙNG TRONG TRUYỀN ĐỒNG BỘ…………………………28 1: USART 8251A Intel……………………………………………………….28 2: SSDA 6852 Motorola…………………………………………………… 31 IV: KỂM TRA HỆ THỐNG THÔNG TIN……………………………………….35 1: Phép đo tỉ số PAR………………………………………………………………35 2: Biểu đồ mắt …………………………………………………………………….35 Page LỜI NÓI ĐẦU Chế độ truyền đồng bộ: để phát tin người ta xem khối phát lần khối đó, đồng thực cách cho máy phát phát kèm theo tín hiệu liệu xung đồng hồ mà máy thu dò dùng để đồng tín hiệu máy thu Thực tế, việc thực hệ thống thu phát khép kín mặt vật lý, hay nói cách khác máy phát thu phải gần Khi máy phát gửi riêng tín hiệu xung đồng hồ tới máy thu máy thu phải có mạch tách bit thời gian từ tín hiệu liệu để thực đồng Ở máy thu đồng bộ, việc dò tín hiệu đồng ra, máy thu phải biết phân biệt ranh giới ký tự để việc phục hồi tin không bị lỗi Ta thấy việc thực giao thức bất đồng tương đối đơn giản, giá thành thấp hiệu không cao Giả sử để phát ký tự mã ASCII phải dùng bit (7 bit ký tự, bit start, bit stop), tỉ lệ hao 2/9 = 0,22=22% Trong đó, tỉ lệ chế độ đồng thấp, khoảng vài % Như vậy, chế độ truyền bất đồng thuận lợi phát tin ngắn với vận tốc thấp (1200 bps) Dùng với Modem âm tần, phát đồng đạt vận tốc 9600 bps Chương đề cập đến giao thức đồng bộ, khảo sát vài IC LSI thực việc phát nối tiếp đồng thông dụng cuối sơ lược qua phương pháp kiểm tra hệ thống thông tin Page I: GIAO TIẾP GIỮA DTE VÀ DCE ĐỒNG BỘ Trong chế độ truyền đồng bộ, máy thu phục hồi xung đồng hồ từ dòng liệu nhận Chuẩn giao tiếp RS-232 RS-449 có đường dành cho xung đồng hồ liên lạc cặp thiết bị đầu cuối (DTE) modem (DCE) Bảng 6.1 cho biết nơi nhận liệu chân liên hệ hai chuẩn giao tiếp nói Bảng 6.1 Các chân truyền tín hiệu đồng RS-232 RS-449 RS-232 Ký hiệu TCLK RCLK ETCLK Châ n 15 17 24 RS-449 Ký hiệu Chân Tên Trans clock (từ DCE) Receive Clock (từ DCE) Ext trans.clock (từ DTE) ST RT TT Tên & 23 Send timing (từ & 26 DCE) 17 & 25 Receive timing (từ DCE) Terminal timing (từ DTE) Khi sử dụng modem, đồng thu thường cấp từ modem (DCE) tới thiết bị đầu cuối (DTE) Tuy nhiên xung đồng hồ phát sinh từ modem từ DTE (Các IC tạo thành modem IC giao tiếp có mạch tạo xung đồng hồ) việc điều khiển thực riêng rẽ máy thu phát thực theo hai chiều với xung đồng hồ (H 6.1) mô tả khả kết nối mạch RS-449 để thực đồng bô (H 6.1a) Thiết bị đầu cuối (DTE) trạm thu phát điều khiển đồng (xung đồng hồ từ DTE đến DCE theo đường TT) (H 6.1b) Modem (DCE) trạm thu phát điều khiển đồng (xung đồng hồ từ DCE đến DTE theo đường ST) Page (H 6.1c) Thiết bị đầu cuối trạm A điều khiển đồng theo hai chiều (xung đồng hồ từ DTE A đến DCE A theo đường TT, trạm B hai đường TT (ST) RT nối chung lại) (H 6.1d) Modem trạm A điều khiển đồng theo hai chiều (xung đồng hồ từ modem đến DTE theo đường ST trạm A, trạm B hai đường ST (TT) RT nối chung lại) DTE A DCE SD ⎯→ SD DCE A B DTE SD ←⎯ S DB TT ⎯→ TT TT ←⎯ TT RT ←⎯ RT RT ⎯→ RT RD ←⎯ RD RD ⎯→ RD (a) DTE A DCE SD ⎯→ SD ST ←⎯ ST RT ←⎯ RD ←⎯ DCE A B DTE SD ←⎯ SD ST ⎯→ ST RT ⎯→ RT RD ⎯→ RD B RT RD (b) DTE A DCE SD ⎯→ SD TT ⎯→ TT DCE A B DTE SD ←⎯ TT ←→ RT ←⎯ RT RT Page ⎯→ SD ST RT B RD ⎯→ RD ←⎯ RD RD (c) DTE A DCE SD ⎯→ SD DCE A B DTE SD ←⎯ SD ST ←⎯ ST TT ←→ ST RT ←⎯ RT RT ⎯→ RT RD ←⎯ RD RD ⎯→ RD B Hình 6.1 II: CÁC GIAO THỨC ĐỒNG BỘ Một hệ thống thông tin định dạng giao thức khác Trong chế độ truyền đồng bộ, chia giao thức làm hai loại : - Giao thức điều khiển Byte hay ký tự (Byte - Controlled Protocol, BCP, hay Character-Oriented Protocol) - Giao thức hướng Bit (Bit - Orientied Protocol, BOP) - Trong giao thức điều khiển byte (BCP), khối liệu bao gồm nhiều ký tự, ký tự đơn vị thông tin (7 bit) thông tin điều khiển xuất dạng từ Các ký tự liệu (bản tin thức) hợp với từ điều khiển thành khung thông tin Một khung thông tin thường bắt đầu hay nhiều từ dùng cho đồng bộ, thường từ SYNC, báo cho máy thu biết bắt đầu khối liệu Ngoài ra, trước sau tin thức có từ điều khiển, bao gồm địa đài, trạm, từ báo bắt đầu kết thúc văn bản, từ báo mã kiểm tra lỗi - Trong giao thức hướng bit (BOP), khối liệu xem chuỗi bit, từ điều khiển ký tự liệu không từ bit mà tập hợp bit tùy theo giao thức cụ thể Page Giống BCP, bắt đầu khối tin có tín hiệu báo, từ bit gọi Cờ (Flag) , cờ đặt cuối tin Như tác dụng cờ thiết lập đồng đánh dấu điểm bắt đầu điểm kết thúc Khối liệu bao gồm cờ hình thành Khung (Frame) Trước sau tin thức có từ điều khiển, gọi chung Trường điều khiển (Control Field) Tất qui định chi tiết tin, thông báo hỏi nhận thực trường điều khiển (H 6.2) cho ta hai dạng khung hai protocol hay nhiều từ từ điều kiển liệu từ điều khiển hay nhiều từ SYN C SYNC SY NC SY NC (a) Khung thông tin BCP PLAG Trường điều khiển Trường liệu Trường điều khiển PLA G (b) khung thông tin BOP Chúng ta giới thiệu đây: - Giao thức điều khiển byte đề nghị IBM vào năm 1964 sử dụng rộng rãi ứng dụng điểm - điểm (poin - point) nhiều điểm (multipoint) với phương thức đơn công bán song công Đó giao thức truyền đồng nhị phân (Binary Synchronous Communication, BSC, gọi BISYNC) Giao thức BSC ISO lấy làm sở để xây dựng giao thức hướng ký tự chuẩn quốc tế với tên Basic Mode (dữ liệu dùng mã EBCDIC thay cho mã ASCII mã dò sai CRC thay cho BCC) - Giao thức hướng bit, hãng IBM phát triển sử dụng có tên Điều khiển liên kết liệu đồng (Synchronous Data Link Control - SDLC) ISO lấy làm sở để phát triển thành giao thức điều khiển liên kết liệu mức cao (High Level Data Link Control, HDLC) 1: Giao thức đồng nhị phân Đây giao thức điều khiển việc truyền nhận liệu nhờ số ký tự đặc biệt bảng mã Các thông tin liệu gửi khung liệu mà hai biên ký tự SYNC để Page báo máy thu biết bắt đầu tin Các từ điều khiển dùng BISYNC lấy từ mã ASCII, gồm số từ sau : SYN Ký tự đồng mã ASCII dạng Hex SOH Ký tự bắt đầu Header STX Ký tự bắt đầu văn ETX Ký tự kết thúc văn EOT Ký tự kết thúc phát ETB Ký tự kết thúc truyền khối Ký tự hỏi Ký tự báo cho biết nhận liệu Ký tự báo cho biết chưa nhận liệu Ký tự rỗng Ký tự giải phóng đường liệu Ký tự hủy khung liệu BISYNC tiêu biểu có cấu trúc sau : SYN SYN SOH header STX text ETX 16H 01H 02H 03H 04H 17H ENQ 05H ACK 06H NAK 15H NUL 00H DLE 10H CAN 18H Một BCC Đầu Cuối - Phần văn (text) chứa liệu thông tin Kích thước vùng text có giới hạn nên với văn lớn người ta chia thành khối nhỏ (block) phần Header có phần identifier (id) để thứ tự khối - Phần header chứa điạ đến tín hiệu trả lời ACK/NAK có yêu cầu - BCC ký tự Byte dùng kiểm tra khung Đây byte tạo để kiểm tra lỗi toàn khối BCC phép kiểm tra chẵn lẻ (dùng BSC), chặc chẽ kiểm tra dư thừa theo chu kỳ (Cycle Redundancy Check, CRC ) (Dùng Basic Mode, với CRC - 16) Dưới ví dụ truyền chữ TEST kiểm tra chẵn lẻ theo hàng STX T E S T EXT BCC 0 1 1 b0 0 1 b1 Page 1 1 b2 0 0 0 b3 1 1 b4 0 0 0 b5 1 1 0 b6 1 1 0 b7 Đối với ví dụ bit truyền sau : STX T E S T ETX 10100011 11001010 00101011 11000000 11101000 Đầu Cuối BCC 01000001 00101011 Trong ví dụ người ta dùng kiểm tra chẵn BCC kiểm tra ký tự từ STX đến ETX Trên thực tế, kiểm tra thực toàn khối (từ SOH đến ETX) Khi nhận tin, máy thu thực phép tính kiểm tra tổng, so sánh với BCC nhận được, sau trả lời tín hiệu ACK (Đúng) NAK (Không đúng) Máy phát không gửi tin khác chưa xác nhận tin trước nhận (phương thức bán song công) Dưới số thủ tục BSC/Basic Mode: - Mời truyền tin: Giả sử trạm A muốn mời trạm B truyền tin, trạm A gửi lệnh sau tới B: EOT B ENQ Trong B địa trạm mời truyền tin EOT để chuyển liên kết sang trạng thái điều khiển Khi B nhận lệnh này, xảy trường hợp: - Nếu B có tin để truyền B tạo cấu trúc tin theo dạng chuẩn gửi - Nếu B tin để truyền gửi lệnh EOT để trả lời Ở phía A khoảng thời gian xác định sau gửi lệnh mà không trả lời nhận trả lời sai A chuyển sang trạng thái phục hồi (Recovery state) Mời nhận tin: Giả sử trạm A muốn mời trạm B nhận tin, trạm A gửi lệnh sau tới B: Page EOT B ENQ Có thể bỏ qua lệnh EOT Khi nhận lệnh này, B sẵn sàng nhận tin gửi lệnh ACK để trả lời, không gửi lệnh NAK Ở phía A khoảng thời gian xác định sau gửi lệnh mà không trả lời nhận trả lời sai A chuyển sang trạng thái phục hồi (Recovery state) - Yêu cầu trả lời: Khi trạm cần trạm trả lời yêu cầu gửi trước cần gửi lệnh ENQ đến trạm - Ngừng truyền tin (tạm thời): Gửi lệnh EOT - Giải phóng liên kết: Gửi lệnh DLE EOT - Trạng thái phục hồi: Khi trạm vào trạng thái "phục hồi" thực hành động sau: - Lặp lại lệnh gửi n lần (n số nguyên chọn trước) - Gửi "yêu cầu trả lời" n lần kết thúc truyền lệnh EOT - Chế độ thông suốt (Transparent Mode) Trong trường hợp mã điều khiển xuất văn (Text) không mang ý nghĩa điều khiển mà phải hiểu liệu, hệ thống chuyển sang chế độ thông suốt cách dùng ký tự DLE đặt trước STX DLE đặt trước ETX để chấm dứt chế độ 2: Giao thức hướng bit Giao thức hướng bit thiết kế để thoả mãn nhiều yêu cầu cách truyền đồng bộ, bao gồm : - Truyền hai đài (trạm) (point to point) hay nhiều đài (multipoint) - Bán song công hay song công - Liên lạc trạm sơ cấp trạm thứ cấp - Liên lạc với khoảng cách ngắn (nối trực tiếp), xa (vệ tinh) Giao thức có số tính chất sau : Page 10 Khoảng trống dùng cho số Ns, thêm dấu ( ) vào cần P/F Poll Final bit (P = On P = Off, tương tự cho F) (0) số Nr (nếu cần) 1/ Trạm thứ cấp nối vào đường dây trao đổi khung I, U B , RR - P(0) → A Polls B ← B , RIM - F B , SIM - P → A Sets B to initialization mode ← B , UA - F ↓ B Request Initialization B Acknowledges B is brought online through system procedures when initialization complete B , SNRM - P → A Set B 's response mode.Nr and Ns counts are reset to ← B , UA – F B Acknowledges B , RR - P(0) → A Polls B for transmission B , I(0) P(0) → Duplex exchange of numbered I - Frame ← B , I(0) F(0) B , I(1) P(0) → B , I(2) P(0) → A Sends frame A Sends frame B confirms frame 0-1 ← B , I(1) F(2) B , I(3) P(1) → and sends frame A confirms frame and sends frame ← B , I(2) F(3) B confirms frame and sends frame B , RR - P(3) → A confirms frame 1-2 and Poll B ← B , RR - F(4) B confirms frame ( B remains in NRM) Page 23 2/ Trạm thứ cấp bận B , I(4) P(3) → A sends numbered I - Frames B , I(5) P(3) → B , I(6) P(3) → B , I(7) P(3) → B , I(0) P(3) → ← B , RNR - F(0) B , RR - P(3) → ← B , RR - F(0) A Polls B B becomes busy, but confirms frame 4-7 A asks if B is still busy B can receive again and expects frame B , I(0) P(3) → A sends frame again B , I(1) P(3) → A continues with frame B , I(2) P(3) → A sends frame and poll B(gửi thăm dò) ← B , RR - F(3) B confirms frame - (B remains in NRM) 3/ Trạm sơ cấp bận B , SNRM - P → A sets B 's response mode and reset the Nr and Ns counts to ← B , UA - F B , RR - P(0) → ← B , I(0) F (0) B Acknowledges A Polls B B sends numbered I - frame ← B , I(1) F(0) ← B , I(2) F (0) ← B , I(3) F(0) B , RNR - P(3)→ A becomes busy, but confirms frame - Page 24 ← B , RR - F(0) B stops sending B , RR - P(3) → A Polls B ← B , I(3) F(0) B retransmits frame ← B , I(4) F(0) B sends frame (CRC error) A has a CRC error on frame B , RR - P(4) → A Polls B, confirms frame ← B , I(4) F(0) B sends frame again B , RR - P(5) → A confirms frame (B remains in NRM) 4/ Lệnh giá trị B ,XXX- P → A sends frame with an undefined C field ← B , FRMR - F B rejects the frame Higher level at A processes the status reported by B in FRMR response B ,SNRM - P → A resets B 's error condition Nr and Ns counts are reset to ← B , UA - F B acknowledges (B remains in NRM) 5/ Số thứ tự sai trao đổi song công B , RR - P(0) → ← B , I(0) F(0) A polls B for transmission B sends numbered I- frame B , I(0) P(0) → ← B , I(1) F(0) Duplex exchange of numbered I - Frame ← B , I(2) F (0) (CRC error) B receives frame with CRC error Page 25 B , I(1) P(2) → A ' s frame is out of numerical order (Lẻ phải phát lại khung 0) ← B , I(3) F(0) ← B , I(4) F(0) ← B , SREJ - F (0) B , I(0) P(5) → B expects frame A sends frame again and confirms frame - ← B , I(5) F(0) B sends final I frame B , I(1) P(5) → A retransmits frame B , RR - P(6) → A confirms frame and polls B for confirmation ← B , RR - F(2) B confirms frame (B remains in NRM) 6/ B , RR - P → A Polls B for status ← B , RIM - F B , SIM - P → B asks for initialization mode A sets B to initalization mode ← B , UA – F B acknowledges B is brough on line through system procedures when initialization is complete B , SNRM - P → ← B , UA - F n , RR - P(0) → A sets B on line Nr & Ns counts are reset B acknowledges A Polls n for transmission Page 26 B , I(0) P(0) → ← n , I(0) F (0) n sends numbered frames to A while A sends to B B , I(0) P(0) → ← n , I(1) F(0) ← n , I(2) F (0) ← n , I(3) F(0) n completes its transmission of numbered frames B , RR - P(0) → A Polls B for confirmation B , I(1) - P(0) ← B , RR - F(2) B confirms - n , RR - P(4) → A confirms frames 0-3 (B&n remain in NRM) 7/ n , I(0) P(4) → A sends numbered frames to n B , I(2) P(0) → A sends numbered frames to B n , I(1) P(4) → A concludes sending to n and requests confirmation B , I(3) P(0) → ← n , RR - F(2) A continues sending to B, n confirms frame - B , I(4) P(0) → A concludes sending to B and requests confirmation ← B , RR - F(5) B confirms (B & n remain in NRM) Ví dụ 6, trạm thứ cấp kết nối, trạm sơ cấp gửi tín hiệu tới trạm nhận tín hiệu trạm khác Ví dụ 7, trạm sơ cấp gửi tín hiệu tới trạm thứ cấp 2.4 So sánh Bisynch SDLC: Page 27 Bisynch giao thức hướng ký tự lúc SDLC giao thức hướng bit Bisynch dùng mã ASCII hay EBCDIC lúc SDLC dùng EBCDIC Để dò lỗi, ASCII dùng phép kiểm tra khối (BCC) dùng mã EBCDIC dùng kiểm tra dư thừa theo chu kỳ (CRC) với chiều dài mã kiểm tra byte Cả hai giao thức dùng chung kích thước khung thông tin 256 byte Ở Bisynch có chế độ thông suốt liệu (để tránh nhầm lẫn liệu ký tự điều khiển) lúc SDLC dùng phương pháp nhồi bit (để tránh nhầm lẫn với mã Cờ) 2.5 Giao thức Điều khiển liên kết liệu cấp cao (HDLC) HDLC ISO cho đời năm 1975 nhằm bổ sung số chức SDLC IBM Một số bổ sung kể sau: - Trường địa mở rộng, gồm nhiều byte: 10 11 12 13 14 15 16 -trường địa mở rộng 8n h6.7 Trong trường địa mở rộng, địa xác định bơi số bội bit Bit LSB byte (là byte chưa phải byte cuối là byte cuối trường địa chỉ) bit lại hình thành địa trạm thứ cấp (H 6.7) - Trường điều khiển mở rộng, gồm byte (H 6.8): Information Ns Supervisory S 0 Unnumbered 1 M M 10 11 12 13 14 15 16 P/F Nr 0 P/F Nr P/F 0 0 0 0 Hình 6.8 trường điều khiển mở rộng Trong trường điều khiển mở rộng, số Ns Nr gồm bit cho phép phát lần 127 tin - Dạng khung liệu: SDLC dùng mã EBCDIC bit HDLC cho phép dùng loại mã Page 28 - Dạng khung giám sát: lệnh RR, RNRvà REJ, HDLC có thêm lệnh SREJ (selective reject), lệnh thứ cấp yêu cầu phát lại khung có số Nr - HDLC có thêm chế độ vận hành: * Chế độ trả lời bất đồng (Asynchronous Response Mode - ARM) : dạng truyền không cân Trạm thứ cấp khởi động để phát mà không cần lệnh trạm sơ cấp Nó trả lời mà không cần phải nhận khung với bit P =1 Tuy nhiên, nhận khung với bit P =1 khung trả lời phải có bit F =1 Trong trường hợp F=1 nghĩa khung cuối trạm thứ cấp - Chế độ không kết nối bất đồng (Asynchronous Disconnect Mode - ADM) : ADM tương tự DM ngoại trừ điểm trạm thứ cấp khởi động chế độ DM hay RIM lúc III: VÀI IC LSI DÙNG TRONG TRUYỀN ĐỒNG BỘ Chúng ta khảo sát hai IC tiêu biểu - USART 8251A Intel - SSDA 6852 Motorola 1: USART 8251A Intel Bảng 6.3 Từ Control command D7 Từ SYN đơn SCS (Single character SYN) = Đơn = Kép D6 Dò từ SYN bên ESD (External SYN Detect) D5 Chọn KT chẵn EP (Even parity Enable) 1=Chân SYNDET ngã vào = ngã = Chẵn = lẻ D4 Cho phép KT chẵn lẻ PEN (Parity Enable) D3 D2 Chọn chiều dài ký tự L1 L0 1= Có KT chẵn lẻ = Không 00 = bit 01 = bit 10 = bit 11 = bit Vào chế độ tìm EH (Enter hunt mode) Reset nội IR (InternalReset) = Cho phép tìm từ SYN Yêu cầu phát RTS = Chân RST thấp = cao = Reset cờ lỗi PE, OE, FE to Error resetER Phát từ break SBRK(Send Break Ch.) Cho phép thu RxE Page 29 = Reset 8251A = Chân TxD thấp = Chân TxD cao = Cho phép = Không D1 D0 Chọn hệ số chia CK B1 B0 D1D0 00= truyền Đ.bộ 01 = :1 10 = :16 11 = : 64 DTE sẵn sàng DTR Cho phép phát TxE Mode control word bit Command word bit Ghi chú: Reset lỗi phải hoàn thành RxEnable Enter hunt lập trình = Chân DTR thấp = cao = Cho phép = Không Là IC thu phát đồng bất đồng Trong chương ta khảo sát IC chế độ bất đồng bộ, tìm hiểu thêm số tính chất IC chế độ đồng Vận hành chế độ đồng 8251A có vận tốc truyền lên tới 64 kbps Chi tiết ghi điều khiển, lệnh trạng thái cho bảng 6.3 6.4 ơĐể IC hoạt động chế độ đồng bit D0 D1 ghi điều khiển = 00, bit D2, D3, D4, D5 phần bất đồng bộ, bit D6 cho phép chọn thực đồng từ bên hay bên bit D7 cho phép chọn hay từ SYNC - Chân SYN/BREAK IC chế độ đồng ngã ngã vào tùy thuộc vào từ điều khiển chương trình Khi thực chế độ đồng bên chân ngã ra, mức thấp reset lên cao để máy thu nhận từ SYNC Khi máy thu thực tác vụ đọc trạng thái chân tự động reset Khi thực chế độ đồng từ bên chân ngã vào, tín hiệu dương đến chân báo 8251A bắt đầu nhận liệu Bảng 6.4 8251A Status Register D7 D6 D5 D4 D3 D2 D1 D0 Data set ready DSR Sync char detect SYNDET Framing error FE Overrun error OE Parity error PE Trans reg Empty Tx Empty Receiver ready RxD Trans Ready TxD = DSR pin is low = high = Sync char detect (Synchronous only) = Framing error reset by writing ER = (Synchronous only) = Overrun error = Parity error = Empty = Busy = Ready with new char = Ready for next char Ghi : - TxRDY có nghĩa khác với chân TxRDY Chân TxRDY phụ thuộc trạng thái chân CTS bit TxEN Page 30 - Bit TxRDY lên ghi đệm phát trống - 82251A chế độ phát đồng 8251A bắt đầu phát liệu sau CPU nạp từ SYNC không tín hiệu để phát, ghi đệm phát trống mà CPU không nạp ký tự 8251A tự động thêm từ SYNC vào phát - 8251A chế độ thu đồng - Khi đồng thực từ bên trong, lệnh ENTER HUNT phải lập trình từ lệnh đầu tiên, việc khiến 8251A dò từ SYNC dòng liệu đến, sau dò USART chấm dứt chế độ HUNT máy thu tình trạng đồng hóa, chân SYNDET lên cao để báo cho µP biết - Khi đồng thưc từ bên ngoài, xung đồng hồ dời bit máy thu cấp vào chân RxC Xung thường cấp từ modem phải đồng với dòng liệu thu Ở chế độ đồng bộ, 8251A làm việc với tần số cố định xung đồng hồ (chứ không chia chế độ bất đồng bộ) Tần số xung phải phù hợp với vận tốc truyền bit - Khởi động 8251A Tương tự chế độ bất đồng bộ, ngoại trừ ký tự SYNC phải đươc lập trình sau - Reset chip: đưa chân RST lên cao (Reset cứng) set bít IR ghi lệnh = (Reset mềm) - Ghi mã ký tự SYNC - Ghi từ lệnh Chân C/D mức cao lần ghi Byte ghi từ chọn mode từ lệnh (command) chốt vào USART mã ký tự SYNC - Phát ký tự Cũng chế độ bất đồng bộ, chân CTS phải mức thấp bit TxEn ghi từ lệnh set = (cho phép phát) - Chờ bit TxRDY set hay chân TxRDY lên cao Ghi ký tự vào ghi đệm phát Khi truyền xong ký tự cuối khối, chân TxE (trans empty) High bit TxEn set, USART tự động phát từ SYNC suốt thời gian nghỉ Page 31 Các bit dời lúc với cạnh xuống tín hiệu TxC - Thu ký tự Để thu ký tự chế độ đồng cần thực bước: - Ghi từ ENTER HUNT phần lệnh vào ghi từ lệnh - Chờ chân SYNDET lên cao - Chờ chân RxRDY lên cao hay bit trạng thái tương ứng set (D1 ghi trạng thái = 1) - Đọc ký tự từ ghi đệm thu - Đọc trạng thái lỗi từ ghi trạng thái Những bit lỗi ghi trạng thái reset nhờ từ lệnh có bit ER set = (D4 = 1) Các bit liệu dời vào lúc với cạnh lên xung đồng hồ thu RxC - 8251A giao tiếp với modem (H 6.9) mẫu giao tiếp 8251A modem, chuẩn giao tiếp RS-449 sử dụng Xung đồng hồ thu phát cấp từ modem 2: SSDA 6852 Motorola 6852 Motorola IC điều hợp đồng nối tiếp (Synchronous Serial Data Adaptor, SSDA) loại NMOS 24 chân chế tạo để giao tiếp với họ vi xử lý 6800 Motorola chế độ đồng Là IC có chức thu phát đồng bộ, 6852 có số chi tiết không giống 8251A Đặc biệt có đệm thu phát byte hoạt động theo kiểu vào trước trước (First In, First Out, FIFO) Sử dụng đệm 6852 vận hành theo chế độ byte kép (Double-byte) nghĩa CPU đọc ghi đồng thời ký tự mà đợi Việc chọn chế độ vận hành điều khiển SSDA thông qua µP cách ghi vào ghi điều khiển Các trạng thái lỗi bắt tay đọc từ ghi trạng thái Vị trí bit ghi cho bảng 6.5 6.6 Bảng 6.5 Các từ ghi điều khiển 6852 bit Không sử dụng Cho phép ngắt có lỗi EIE = Cho phép ngắt PE, RxOvrn, TUF, CTS,CD Page 32 Bit địa AC2 00: Chọn CR2 01: Chọn CR3 10: T G mã Sync Bit Phát từ Sync underflow Tx Sync Word length selector WS3 WS2 WS1 Bit Bit Bit Bit Xóa cờ CTUF CLR CTS = Phát từ Sync = Phát bit underflow AC1 000-6 + parity chẵn 001-6 + parity lẻ 010-7 bits 011-8 bits 100-7 + parity chẵn 101-7 + parity lẻ 110-8 + parity chẵn 111-8 + parity lẻ Cho phép ngắt thu RIE Cho phép ngắt phát TIE CLR sync Loại bỏ từ đồng Reset phát TxRS 1: Xóa TUF 1: Clear CTS Chọn phát hay byte 1: byte data I/O 0: 2byte Data I//O Bit 11: Chọn TxFIFO Reg (khi RS=1và R/W =0 ) 1: Chân IRQ tác động 1: Chân IRQ tác động 1: Xóa đồng 1: Loại từ Sync từ dòng liệu thu 1or2 1=1 từ sync Bit điều khiển 00: SM/DTR = 1= Reset phát SYNC 0=2 từ sync ngoại vi 10: SM/DTR = char select PC2 01: SM/DTR = / sync Xung đồng PC1 11-SM/DTR = Bit Chọn Sync 1=Ngoài Reset 1= Reset thu Vô hiệu hóa xung thu hay 0=Trong Đồng E/I RxRS sync Control Reg.3 (CR3) Control Register (CR2) Contro Reg.1(CR1) l Đối với µP 6852 xuất hai cách định địa (chân RS High CS Low- Thường CS nối với đường địa A0) Từ sơ đồ khối ta thấy có ghi 6852 µP truy xuất Ngoại trừ ghi điều khiển 1, tất ghi khác đọc ghi tùy chức Trạng thái đường R/W dùng để chọn nhóm ghi đọc hay ghi Từ bảng 6.5 ta thấy bit có trọng số lớn ghi điều khiển dùng để định địa ghi khác Việc định địa tóm tắt sau: Chân RS R/W Thanh ghi ĐK1 b7 b6 Page 33 Chọn ghi 0 1 1 1 0 0 x x x 0 1 x x x 1 Thanh ghi trạng thái Thanh ghi ĐK CR1 Thanh ghi Rx FIFO Thanh ghi ĐK CR2 Thanh ghi ĐK CR3 Thanh ghi mã SYNC Thanh ghi Tx FIFO Duyệt qua bit ghi trạng thái điều khiển bảng 6.5 6.6 ta thấy có nhiều điểm tương đồng với 8251A Mỗi máy thu dò từ SYNC dòng liệu đến, chân SM xuất xung có chiều dài bit ( giống chân SYNDET 8251A) Bảng 6.6 6852 Status Register Word bits (SR) Bit Bit Bit Bit Bit Bit Bit Bit Yêu cầu ngắt IRQ Parity error PE Receiver Overrun Rx OVRN Transmitter Underflow TUF Clear to send CTS Carrier Detect CD Transmitter data register available TDRA Receiver data available RDA = Chân IRQ tác động = Có lỗi parity Reset đọc RxFIFO or ghi vào CR1 với RxRS = 1 = Có lỗi tràn Reset đọc Status Reg RxFIFO hay ghi vào CR1 với RxRS=1 1= Có lỗi Underflow Reset ghi vào CR3 với CTUF và/hoặc TxRS = 1= CTS ↑ từ lần xóa cuối Reset ghi vào CR3 với CTS và/hoặc TxRS = 1 = CD ↑ từ lần xóa cuối Reset đọc Status Reg RxFIFO hay ghi vào CR1 với RxRS=1 1= Có hiệu lực Reset ghi vào TxFIFO = Có hiệu lực Reset đọc RxFIFO - Khởi động 6852 Khởi động 6852 bao gồm bước sau : - Reset chip cách ghi từ điều khiển vào ghi CR1 xác định địa ghi CR3 - Ghi từ điều khiển mong muốn vào ghi CR3 (chọn số từ SYN chế độ đồng bộ) - Ghi từ điều khiển vào ghi CR1 để trì điều kiện reset xác định địa ghi CR2 Page 34 - Ghi từ điều khiển mong muốn vào ghi CR2 - Ghi từ điều khiển vào ghi CR1 để trì điều kiện reset truy xuất ghi mã đồng - Ghi mã mong muốn vào ghi mã đồng - Ghi từ điều khiển mong muốn vào ghi CR1 (bao gồm việc cho phép thu (hoặc) phát) - Phát ký tự - CTS phải mức thấp bit TxRS phải xóa - Chờ bit TDRA ghi trạng thái (Trans Data Register Available) set -Viết mã ký tự phát vào đệm TxFIFO Chu trình lặp lại khối liệu phát Nếu CPU không cung cấp Data đủ nhanh để máy phát phát, ta nói máy phát tình trạng underflow bit TUF lên cao, lúc SSDA tự động thêm từ SYNC vào để phát Bit TUF cờ reset bit b3=1 CR3 Các bit dời có cạnh xuống xung đồng hồ ngã vào TxCLK - Thu ký tự Để thu ký tự ngã vào CD phải LOW bit RxRS phải xóa Các bit tới máy thu so sánh với mã SYNC ghi mã đồng đến có tương ứng (nhận dạng từ SYNC) - Chờ RDA set - Đọc trạng thái lỗi ghi trạng thái - Đọc mã ký tự từ đệm RxFIFO Các bit liệu lấy mẫu cạnh lên xung clock thu chân RxCLK IV: KỂM TRA HỆ THỐNG THÔNG TIN Một hệ thống thông tin trước đưa vào vận hành trình sử dụng cần kiểm tra thường xuyên để bảo đảm tính xác độ tin cậy - Kiểm tra tương tự thường thực hệ thống chuẩn bị đưa vào sử dụng - Kiểm tra số thường tiến hành thường xuyên để đánh giá chất luợng hệ thống mà không cần phải ngắt hệ thống thời gian dài Page 35 1: Phép đo tỉ số PAR Tín hiệu đường truyền thường bị biến dạng hai nguyên nhân: độ suy giảm biên độ theo tần số biến dạng trễ pha Việc đo đạc hai đại lượng tốn thời gian thực suốt thời gian nghiên cứu hệ thống, công việc thường ngày Phép đo tỷ số PAR phương pháp thử nhanh cho phép ta đánh giá hệ thống Đây phép đo tỷ số trị đỉnh trị trung bình tín hiệu nhận (Peak to average Ratio) Kỹ thuật PAR dùng máy phát máy thu nối qua hệ thống truyền băng tần âm Máy phát phát tín hiệu để kiểm tra chuỗi xung, máy thu nhận tín hiệu xung này, suy giảm biên độ biến dạng pha hệ thống làm tiêu hao lượng tín hiệu làm giảm tỷ số giá trị đỉnh EPK trị trung bình tín hiệu chỉnh lưu toàn kỳ EFWA (Full Wave Average) Tỷ số giá trị PAR %PAR=( )* 100 Nếu tín hiệu hoàn toàn không biến dạng, tỷ số 100% Nếu có biến dạng với trị số chuẩn hóa 0,75 giá trị PAR 50% Đây giá trị chấp nhận với hệ thống có vận tốc truyền lên tới 2400 bps Giá trị PAR nhạy biến dạng suy giảm biên độ, trễ pha, nhiễu cao, hệ thống không tuyến tính họa tần tín hiệu 2: Biểu đồ mắt Một phương pháp đo biến dạng hữu hiệu hệ thống truyền liệu dùng biểu đồ mắt (Eye pattern) - Biểu đồ mắt : Dùng tín hiệu xung clock có giá trị br (tức tần số) xác định, dùng kích khởi mạch quét ngang dao động nghiệm tín hiệu số cần kiểm tra tín hiệu , thay đổi cách đưa vào lệch dọc dao động nghiệm Một biểu đồ mắt có dạng Sự hình thành biểu đồ mắt hiểu chồng chất tín hiệu 1, thay đổi liên tục tạo Nếu tín hiệu xung vào dao động nghiệm gần lý tưởng biểu đồ mắt có dạng gần giống hình chữ nhật, ta nói biểu đồ mắt hoàn toàn mở Page 36 Trong thực tế biến dạng tránh khỏi hoàn toàn biểu đồ mắt đóng lạiGiao điểm biến đổi từ xuống ngược lại gọi giao điểm 1/0 Sự thay đổi theo chiều ngang giao điểm 1/0 biến động (jitter) Sự biến động lớn biểu đồ mắt khép lại, kích thước vòng mở trung tâm biểu đồ mắt cho ta chất lượng hệ thống Việc đánh giá chất lượng tín hiệu biểu đồ mắt cho kết tin cậy : - Tín hiêụ 1, tạo mạch phải đối xứng - Đường dây phải điều hợp tổng trở để tránh sóng phản xạ - Thời gian trễ tín hiệu chuyển từ mức lên hay ngược lại phải Nếu điều kiện không thỏa chất lượng tín hiệu sút giảm việc đánh giá không xác Page 37 [...]... trạng đồng bộ hóa, chân SYNDET lên cao để báo cho µP biết - Khi sự đồng bộ được thưc hiện từ bên ngoài, xung đồng hồ dời bit của máy thu được cấp vào chân RxC Xung này thường được cấp từ modem và phải đồng bộ với dòng dữ liệu thu được Ở chế độ đồng bộ, 8251A làm việc với một tần số cố định của xung đồng hồ (chứ không được chia như ở chế độ bất đồng bộ) Tần số xung này phải phù hợp với vận tốc truyền. .. chúng ta tìm hiểu thêm một số tính chất của IC trong chế độ đồng bộ Vận hành ở chế độ đồng bộ 8251A có vận tốc truyền lên tới 64 kbps Chi tiết các thanh ghi điều khiển, lệnh và trạng thái cho ở bảng 6.3 và 6.4 ơĐể IC hoạt động ở chế độ đồng bộ bit D0 và D1 trong thanh ghi điều khiển = 00, các bit D2, D3, D4, D5 như trong phần bất đồng bộ, bit D6 cho phép chọn thực hiện đồng bộ từ bên trong hay bên ngoài... 1) Các bit dữ liệu được dời vào cùng lúc với cạnh lên của xung đồng hồ thu RxC - 8251A giao tiếp với modem (H 6.9) là một mẫu giao tiếp giữa 8251A và modem, chuẩn giao tiếp RS-449 được sử dụng Xung đồng hồ thu phát được cấp từ modem 2: SSDA 6852 của Motorola 6852 của Motorola là IC điều hợp đồng bộ nối tiếp (Synchronous Serial Data Adaptor, SSDA) loại NMOS 24 chân được chế tạo để giao tiếp với họ vi... Không D1 D0 Chọn hệ số chia CK B1 B0 D1D0 00= truyền Đ .bộ 01 = :1 10 = :16 11 = : 64 DTE sẵn sàng DTR Cho phép phát TxE Mode control word bit Command word bit Ghi chú: Reset lỗi phải hoàn thành khi RxEnable và Enter hunt được lập trình 1 = Chân DTR thấp 0 = cao 1 = Cho phép 0 = Không Là IC thu phát đồng bộ và bất đồng bộ Trong chương 4 ta đã khảo sát IC này trong chế độ bất đồng bộ, bây giờ chúng ta... độ phát đồng bộ 8251A bắt đầu phát dữ liệu ngay sau khi CPU nạp từ SYNC cho đến khi không còn tín hiệu để phát, thanh ghi đệm phát trống mà CPU không nạp ký tự kế tiếp thì 8251A tự động thêm từ SYNC vào và phát đi - 8251A ở chế độ thu đồng bộ - Khi sự đồng bộ được thực hiện từ bên trong, lệnh ENTER HUNT phải được lập trình trong từ lệnh đầu tiên, việc này khiến 8251A dò từ SYNC trong dòng dữ liệu đến,... với họ vi xử lý 6800 của Motorola trong chế độ đồng bộ Là IC chỉ có chức năng thu phát đồng bộ, 6852 có một số chi tiết không giống như 8251A Đặc biệt nó có bộ đệm thu phát 3 byte hoạt động theo kiểu vào trước ra trước (First In, First Out, FIFO) Sử dụng bộ đệm này 6852 có thể vận hành theo chế độ byte kép (Double-byte) nghĩa là CPU có thể đọc hoặc ghi đồng thời 2 ký tự mà không phải đợi Việc chọn... mong muốn vào thanh ghi CR3 (chọn số từ SYN và chế độ đồng bộ) - Ghi từ điều khiển vào thanh ghi CR1 để duy trì điều kiện reset và xác định địa chỉ thanh ghi CR2 Page 34 - Ghi từ điều khiển mong muốn vào thanh ghi CR2 - Ghi từ điều khiển vào thanh ghi CR1 để duy trì điều kiện reset và truy xuất thanh ghi mã đồng bộ kế tiếp - Ghi mã mong muốn vào thanh ghi mã đồng bộ - Ghi từ điều khiển mong muốn vào... nhận được liên tiếp ít nhất 15 bit 1 - Mã dùng trong SDLC: Để đảm bảo máy thu duy trì được đồng bộ phải có một sự thay đổi thường xuyên ở dòng dữ liệu tới Do đã thực hiện biện pháp nhồi bit nên không bao giờ có quá 5 bit 1 liên tiếp vậy chỉ còn trường hợp một loạt bit 0 liên tiếp có thể xảy ra Để giải quyết trường hợp này, người ta dùng loại mã non-return-to-zero inverted (NRZI) cho dữ liệu trong SDLC... trên, ta lưu ý thêm vài chi tiết sau: - Bản văn báo bỏ: đó là bản văn chứa từ 7 đến 14 số 1 liên tiếp (bit nhồi không được thêm vào cho đoạn văn bản này), ở máy thu, sau khi nhận được Flag, nếu gặp liên tiếp từ 7 đến 14 số 1 thì hiểu rằng không phải quan tâm tới tất cả những gì nhận được cho đến lúc đó Xung đồng bộ vẫn được duy trì khi nhận được bản văn báo bỏ Điều kiện bỏ cũng dùng để kết thúc một... song công * 2 chế độ vận hành : - Chế độ trả lời chuẩn (Normal Response Mode - NRM) : đây là một dạng truyền không cân bằng, một trạm sơ cấp có thể khởi động để truyền dữ liệu đến trạm thứ cấp và trạm thứ cấp chỉ có thể truyền dữ liệu để trả lời khi trạm sơ cấp yêu cầu - Chế độ bình thường không kết nối (DISC) : Ở chế độ này trạm thứ cấp nhận tin nhưng không tác động được vào bản tin 2.2: Cấu trúc của