Kiến trúc máy tính Chương 6: Tối ưu hóa bộ đệm

12 458 5
Kiến trúc máy tính Chương 6: Tối ưu hóa bộ đệm

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

Kiến trúc máy tính Chương 5.2: Tối ưu hóa đệm Dang Minh Quan: Institute of IT for Economics-NEU, 2011 Tổng quan • Giảm tỷ lệ lỡ (miss rate) • Giảm trễ lỡ (miss penalty) • Giảm thời gian truy cập đệm Dang Minh Quan: Institute of IT for Economics-NEU, 2011 Nguyên nhân xảy lỡ • Lỡ bắt buộc: Lần truy cập bị lỡ • Lỡ sức chứa: đệm nhỏ bị đầy nên tạo lỡ • Lỡ xung đột: Hai khối nhớ gán tới khối đệm với pp liên kết trực tiếp liên kết tập hợp Dang Minh Quan: Institute of IT for Economics-NEU, 2011 Mục đích • Giảm thời gian truy cập trung bình Average memory access time = Hit time + Miss rate × Miss penalty Dang Minh Quan: Institute of IT for Economics-NEU, 2011 Tối ưu 1: Tăng kích thước khối để giảm tỷ lệ lỡ Dang Minh Quan: Institute of IT for Economics-NEU, 2011 Tối ưu 1: Tăng kích thước khối để giảm tỷ lệ lỡ • Tăng kích thước khối làm giảm lỡ bắt buộc • Tăng kích thước khối làm tăng miss penalty • Do tăng kích thước khối làm giảm số khối cache, điều làm tăng khả bị lỡ sức chứa hay lỡ xung đột Dang Minh Quan: Institute of IT for Economics-NEU, 2011 Tối ưu 2: Tăng kích thước cache để giảm tỷ lệ lỡ Dang Minh Quan: Institute of IT for Economics-NEU, 2011 Tối ưu 2: Tăng kích thước cache để giảm tỷ lệ lỡ • Nhược điểm – Thời gian chạm dài – Chi phí cao – Tốn lượng Dang Minh Quan: Institute of IT for Economics-NEU, 2011 Tối ưu 3: Tăng số khối tập hợp để giảm tỷ lệ lỡ Dang Minh Quan: Institute of IT for Economics-NEU, 2011 Tối ưu 3: Tăng số khối tập hợp để giảm tỷ lệ lỡ • Nếu số khối tập hợp =8, tỷ lệ lỡ ngang với cache kích thước dùng liên kết đầy đủ • Cache dùng liên kết trực tiếp kích thước N có tỷ lệ lỡ với cache sử dụng liên tập hợp khối có kích thước N/2 Dang Minh Quan: Institute of IT for Economics-NEU, 2011 10 Tối ưu 4: Cache đa tầng • Sử dụng cache đa tầng để giảm miss penalty • Giả sử ta có cache tầng L1, L2 Dang Minh Quan: Institute of IT for Economics-NEU, 2011 11 Tối ưu 4: Cache đa tầng • Tỷ lệ lỡ địa phương – Miss rateL1 – Miss rateL2 • Tỷ lệ lỡ toàn cục – Miss rateL1 × Miss rateL2 Dang Minh Quan: Institute of IT for Economics-NEU, 2011 12 [...].. .Tối ưu 4: Cache đa tầng • Sử dụng cache đa tầng để giảm miss penalty • Giả sử ta có cache 2 tầng L1, L2 Dang Minh Quan: Institute of IT for Economics-NEU, 2011 11 Tối ưu 4: Cache đa tầng • Tỷ lệ lỡ địa phương – Miss rateL1 – Miss rateL2 • Tỷ lệ lỡ toàn cục – Miss rateL1 × Miss rateL2

Ngày đăng: 04/05/2016, 13:19

Từ khóa liên quan

Mục lục

  • Kiến trúc máy tính

  • Tổng quan

  • Nguyên nhân xảy ra lỡ

  • Mục đích

  • Tối ưu 1: Tăng kích thước khối để giảm tỷ lệ lỡ

  • Slide 6

  • Tối ưu 2: Tăng kích thước cache để giảm tỷ lệ lỡ

  • Slide 8

  • Tối ưu 3: Tăng số khối trong một tập hợp để giảm tỷ lệ lỡ

  • Slide 10

  • Tối ưu 4: Cache đa tầng

  • Slide 12

Tài liệu cùng người dùng

Tài liệu liên quan