MẠCH PHÂN KÊNH VÀ DỒN KÊNH DÙNG IC 74LS138 VÀ IC 47LS151

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC NÔNG LÂM THÀNH PHỐ HỒ CHÍ MINH KHOA CƠ KHÍ – CÔNG NGHỆ —–¯—– BÁO CÁO ỨNG DỤNG KĨ THUẬT SỐ TRONG ĐIỀU KHIỂN TỰ ĐỘNG MẠCH PHÂN KÊNH VÀ DỒN KÊNH DÙNG IC 74LS138 VÀ IC 47LS151 GVHD : Ths LÊ VĂN BẠN SVTH : Trần Đức Bảo LỚP : DH12TD MSSV : 12138017 Tháng 10 năm 2014 A CẤU TẠO, CHỨC NĂNG VÀ NGUYÊN LÝ HOẠT ĐỘNG: I Bộ tạo xung : IC NE555 IC 74HC393 IC NE555: - Dựa vào chế độ tạo xung vuông IC555 ta xây dựng tạo xung cho mạch đếm - Công nghệ chế tạo: TTL-transistor-transistor logic - Lí do: IC555 phỗ biến đơn giản - Chức : tạo xung vuông đễ cấp cho mạch đếm -Sơ đồ chân : Hình 1: Sơ đồ chân IC 555 + Chân số 1(GND): cho nối mase để lấy dòng cấp cho IC + Chân số 2(TRIGGER): ngõ vào tần so áp, mạch so áp dụng transistor PNP Mức áp chuẩn 2*Vcc/3 + Chân số 3(OUTPUT): Ngõ trạng thái ngõ xác định theo mức điện áp cao (gần mức áp chân 8) thấp (gần mức áp chân 1) + Chân số 4(RESET): dùng lập định mức trạng thái Khi chân số nối masse ngõ mức thấp Còn chân nối vào mức áp cao trạng thái ngõ tùy theo mức áp chân + Chân số 5(CONTROL VOLTAGE): dùng làm thay đổi mức áp chuẩn IC 555 theo mức biến áp hay dùng điện trở cho nối mase Tuy nhiên hầu hết mạch ứngdụng chân số nối masse qua tụ từ 0.01uFà 0.1uF, tụ cótác dụng lọc bỏ nhiễu giữ cho mức áp chuẩn ổn định + Chân số 6(THRESHOLD) : ngõ vào tầng so áp khác mạch so sánh dùng transistor NPN mức chuẩn Vcc/3 + Chân số 7(DISCHAGER) : xem khóa điện chịu điều khiển bỡi tầng logic chân mức áp thấp khóa đóng lại.ngược lại mở Chân tự nạp xả điện cho mạchR-C lúc IC 555 dùng tầng dao động + Chân số (Vcc): cấp nguồn nuôi Vcc để cấp điện cho IC.Nguồn nuôi cấp cho IC 555 khoảng từ +5và +15v mức tối đa +18v - Cấu tạo: Hình 2: Cấu tạo IC 555 □ Về chất IC 555 mạch kết hợp Opamp , điện trở , transistor, Fipflop(ở dùng FFRS ) - OP-amp có tác dụng so sánh điện áp - Transistor để xả điện - Bên gồm điện trở mắc nối tiếp chia điện áp VCC thành3 phần Cấu tạo tạo nên điện áp chuẩn Điện áp 1/3 VCC nối vào chân dương Op-amp điện áp 2/3 VCC nối vào chân âm Op-amp Khi điện áp chân nhỏ 1/3VCC, chân S = [1] FF kích Khi điện áp chân lớn 2/3 VCC, chân R FF = [1] FF reset - Nguyên lí hoạt động : Hình 3: Nguyên lý hoạt động IC 555 +Ký hiệu mức thấp (L) 0V, mức cao (H) gần VCC Mạch FF loại RS Flip-flop, +Khi S = [1] Q = [1] Q-= [ 0] +Sau đó, S = [0] Q = [1] Q-= [0] +Khi R = [1] thìQ- = [1] Q = [0] +Tóm lại, S = [1] Q = [1] R = [1] Q = [0] Q- = [1], transisitor mở dẫn, cực C nối đất Cho nên điện áp không nạp vào tụ C, điện áp chân không vượt V2 Do lối Op-amp mức 0, FF không reset +Khi đóng mạch, tụ C nạp qua Ra, Rb, với thời (Ra+Rb)C □ Tụ C nạp từ điện Áp 0V -> Vcc/3: + Lúc V+1(V+ Opamp1) > V-1 Do O1 (ngõ Opamp1) có mức logic 1(H) + V+2 < V-2 (V-2 = 2Vcc/3) Do O2 = 0(L) + R = 0, S = > Q = 1, /Q (Q đảo) = + Q = > Ngõ = +Q = > Transistor hồi tiếp không dẫn □ Tụ C tiếp tụ nạp từ điện áp Vcc/3 -> 2Vcc/3: + Lúc này, V+1 < V-1 Do O1 = + V+2 < V-2 Do O2 = + R = 0, S = > Q, /Q giứ trạng thái trước (Q=1, /Q=0) + Transistor ko dẫn * Tụ C nạp qua ngưỡng 2Vcc/3: + Lúc này, V+1 < V-1 Do O1 = + V+2 > V-2 Do O2 = + R = 1, S = > Q=0, /Q = + Q = > Ngõ đảo trạng thái = + Q = > Transistor dẫn, điện áp chân xuống 0V + Tụ C xả qua Rb Với thời Rb.C + Điện áp tụ C giảm xuống tụ C xả, làm cho điện áp tụ C nhảy xuống 2Vcc/3.4 □ Tụ C tiếp tục "XẢ" từ điện áp 2Vcc/3 > Vcc/3: + Lúc này, V+1 < V-1 Do O1 = + V+2 < V-2 Do O2 = + R = 0, S = > Q, /Q giứ trạng thái trước (Q=0, /Q=1) + Transistor dẫn + Lúc V+1 > V-1 Do O1 = + V+2 < V-2 (V-2 = 2Vcc/3) Do O2 = + R = 0, S = > Q = 1, /Q (Q đảo) = + Q = > Ngõ = +Q = > Transistor không dẫn -> chân không = 0V tụ C lại nạp điện với điện áp ban đầu Vcc/3 □ Quá trình lại lặp lại Kết quả: Ngõ OUT có tín hiệu dao động dạng sóng vuông, có chu kỳ ổn định IC 74LH393: a Giới thiệu IC 74393 số hình ảnh: IC đếm 74393 thuộc họ 74xx loại IC có chứa mạch đếm Bit độc lập IC có ngõ vào Clock tác động sườn Xung âm (tức Xung chuyển từ mức cao xuống mức thấp) Ngõ vào tầng sau hoàn toàn ghép trực tiếp với Ngõ cuối tầng trước Hình 4: IC 74HC393 b Sơ đồ kiểu chân tác dụng chân: Hình 5: Sơ đồ kiễu chân IC 74HC393 Từ hình vẽ ta thấy : + Chân 3,4,5,6,8,9,10,11 tương ứng với xung đầu 74HC393 + Chân 2,12 chân Reset + Chân 1,13 chân xung đầu vào + Chân 7,14 nối nguồn c Xung clock 74HC393: Hình 6: Cổng logic sử dụng IC 74HC393 Hình 7: Xung clock IC 74HC393 II Mạch phân kênh dồn kênh: Mạch phân kênh:  Mạch phân kênh gì? Bộ chuyển mạch phân kênh hay gọi tách kênh, giải đa hợp (demultiplexer) có chức ngược lại với mạch dồn kênh tức : tách kênh truyền thành kênh liệu song song tuỳ vào mã chọn ngõ vào Có thể xem mạch tách kênh giống công tắc khí điều khiển chuyển mạch mã số Tuỳ theo mã số áp vào ngõ chọn mà liệu từ đường đưa đường số đường song song Các mạch tách kênh thường gặp sang 2, sang 4, sang 8, Nói chung từ đường đưa 2n đường, số đường để chọn phải n a Nguyên lý: Hình 8: Mạch phân kênh sang Mạch phân kênh từ đường sang đường nên số ngõ chọn phải Khi ngõ cho phép G mức cấm không cho phép liệu vào truyền ngõ nên tất ngõ mức Như G = BA = 00 liệu S đưa ngõ Y0, S = Y0 S = Y0 1,tức S đưa tới Y0; ngõ khác không đổi Tương tự với tổ hợp BA khác S Y1, Y2, Y3 Biểu thức logic ngõ là: Y0 = G.B.A.S Y1 = G.B.A.S Y2 = G.B.A.S Y3 = G.B.A.S Từ dùng cổng logic để thiết kế mạch tách kênh Hình 9: Cấu trúc mạch tách kênh sang b Một số IC phân kênh hay dùng:  Khảo sát IC phân kênh/giải mã tiêu biểu 74LS138:  74LS138 IC MSI giải mã đường sang đường hay tách kênh đường sang đường thường dùng có hoạt động logic tiêu biểu, thường dùng mạch giải mã địa mạch điều khiển máy tính  Sơ đồ chân kí hiệu logic hình : Hình 10: Kí hiệu khối chân 74LS138 • Trong đó:  A0, A1, A2 đường địa ngõ vào  E1, E2 ngõ vào cho phép (tác động mức thấp)  E3 ngõ vào cho phép tác động mức cao  O0 đến O7 ngõ (tác động mức thấp ) Hình 10: Cấu trúc bên 74LS138 • Hoạt động giải mã sau : 10 Đưa liệu nhị phân 3bit vào C, B, A(LSB), lấy liệu ngõ O0 đến O7; ngõ cho phép E2 E3 đặt mức thấp, ngõ cho phép E1 đặt mức cao Chẳng hạn CBA 001 ngõ O1 xuống thấp ngõ khác cao • Hoạt động phân kênh : Dữ liệu vào nối tiếp vào ngõ E2, hay E3 (với ngõ lại đặt thấp) Đặt G = phép tách kênh Như liệu song song lấy ngõ O0 đến O7 Chẳng hạn mã chọn 001thì liệu nối tiếp S ngõ O1 không bị đảo • Mở rộng đường giải mã : 74LS138 dùng thêm cổng đảo cho phép giải mã địa từ sang 32 đường (đủ dùng giải mã địa máy vi tính) Hình ghép nối sau : Hình 12: Ghép IC 74LS138 để có mạch giải mã đường sang 32 đường • Các IC giải mã phân kênh khác: • Ngoài 74LS138 nói đến số IC có chức giải mã/tách kênh kể • 74139/LS139 gồm giải mã sang hay tách kênh sang 4, chúng có ngõ cho phép (tác động mức thấp) ngõ chọn riêng • 74154/LS154 giải mã sang 16 đường hay tách kênh sang 16 đường • 74159/LS159 giống 74154 có ngõ cực thu để hở • 74155/LS155 khảo sát : gồm giải mã sang hay tách kênh sang Đặc biệt 74155 hoạt động giải mã sang hay tách kênh sang nối chung ngõ cho phép với ngõ vào liệu nối tiếp nối chung ngõ chọn lại với • 74156/LS156 giống 74155 có ngõ cực thu để hở 11 • • • • c Ứng dụng: • • Công nghệ CMOS có IC giải mã/tách kênh tương ứng bên TTL chẳng hạn có 74HC/HCT138, Hơn nhiều IC họ CMOS cho phép truyền liệu số lẫn liệu tương tự Một số IC kể 74HC/HCT4051 dồn/tách kênh tương tự số sang ngược lại 74HC/HCT4052 dồn/tách kênh tương tự số sang ngược lại 74HC/HCT4053 dồn/tách kênh tương tự số sang ngược lại Dùng mạch phân kênh thiết kế mạch logic Chia sẻ đường truyền Mạch dồn kênh:  Mạch dồn kênh gì? Mạch dồn kênh hay gọi mạch ghép kênh, đa hợp (Multiplexer-MUX) dạng mạch tổ hợp cho phép chọn nhiều đường ngõ vào song song (các kênh vào) để đưa tới ngõ (gọi kênh truyền nối tiếp) Việc chọn đường đường ngõ vào ngõ chọn định Ta thấy MUX hoạt động công tắc nhiều vị trí điều khiển mã số Mã số dạng số nhị phân, tuỳ tổ hợp số nhị phân mà thời điểm có ngõ vào chọn cho phép đưa tới ngõ Các mạch dồn kênh thường gặp sang 1, sang 1, sang 1, …Nói chung từ 2n sang a Nguyên lý: Hình 13: Mạch dồn kênh sang bảng hoạt động Mạch có ngõ điều khiển chọn S0 S1 nên chúng tạo trạng thái logic Mỗi trạng thái thời điểm cho phép ngõ vào I qua để truyền tới ngõ Y Như tổng quát có 2n ngõ vào song song phải cần n ngõ điều khiển chọn Cũng nói thêm rằng, ngõ trên, mạch thường có thêm ngõ G : gọi ngõ vào cho phép (enable) hay xung đánh dấu (strobe) Mạch tổ hợp có hay nhiều ngõ vào cho phép tác động mức cao hay mức thấp Như mạch dồn kênh trên, 12 có thêm ngõ cho phép G tác động mức thấp, tức G = hoạt động dồn kênh diễn G = bất chấp ngõ vào song song ngõ chọn, ngõ giữ cố định mức thấp (có thể mức cao tuỳ dạng mạch) Như G = 0: S1S0 = 00, liệu I0 đưa Y S1S0 = 01, liệu I1 đưa Y S1S0 = 10, liệu I2 đưa Y S1S0 = 11, liệu I3 đưa Y Do biểu thức logic mạch có thêm ngõ G là: Y =G.S1S0I0 + G.S1SI1 + G.S1S0I2 + G.S1S0I3 Ta kiểm chứng lại biểu thức cách : từ bảng trạng thái trên, viết biểu thức logic rút gọn (có thể dùng phương pháp rút gọn dùng bìa Kạc nô Và sau bạn xây dựng mạch dồn kênh cổng logic Cấu tạo logíc mạch sau : (lưu ý hình không xét đến chân cho phép G) Nhận thấy tổ hợp cổng NOT để đưa đường điều khiển chọn S0, S1 vào cồng AND mạch mã hoá sang 4, ngõ mạch mã hoá xung mở cổng AND cho đường I Vậy mạch vẽ lại sau : Hình 14: Cấu trúc mạch dồn kênh sang b Một số IC dồn kênh hay dùng: 13 Hình 15: Kí hiệu khối số IC dồn kênh hay dùng • • • 74LS151 có ngõ vào liệu, ngõ vào cho phép G tác động mức thấp, ngõ vào chọn C B A, ngõ Y có ngõ đảo : Y Khi G mức thấp cho phép hoạt động ghép kênh mã chọn CBA định đường liệu đưa ngõ Y Ngược lại G mức cao, mạch không phép nên Y = bất chấp ngõ chọn ngõ vào liệu 74LS153 gồm ghép kênh 4:1 có ngõ vào chọn chung BA có ngõ cho phép riêng, ngõ vào ngõ riêng Tương tự G mức ngõ Y giống ngõ vào tuỳ mã chọn 74LS157 gồm ghép kênh 2:1 có chung ngõ vào cho phép G tác động mức thấp, chung ngõ chọn A Ngõ vào liệu 1I0, 1I1 có ngõ tương ứng 1Y, ngõ vào liệu 2I0, 2I1 có ngõ tương ứng 2Y, … Khi G thấp A thấp cho liệu vào ngõ nI0 nY (n = 1,2,3,4) A cao cho liệu vào nI1 nY Khi = Y =  Khảo sát IC dồn kênh tiêu biểu 74LS151: Hình 16: Kí hiệu khối chân 74LS151 14 Hình 17: Bảng trạng thái cổng logic 74LS151 • Mở rộng kênh ghép: Các mạch ghép kênh ngõ vào kết hợp với để tạo mạch ghép kênh nhiều ngõ vào Để tạo mạch ghép kênh 16:1 ta ghép IC 74LS151 Sơ đồ ghép sau : Hình 18: Hai cách mở rộng kênh ghép 16 sang từ IC74LS151 c Ứng dụng: • • Chuyển đổi song song sang nối tiếp Dồn kênh để thiết kế tổ hợp B Mạch thiết kế: I Mạch nguyên lý: 15 h Hình 19: Mạch dồn kênh phân kênh dùng 74LS151 74LS138 II Mạch layout: 16 Hình 20: Mạch layout III Mạch in: Hình 21: Mạch in 17 [...]... sang 8 và ngược lại 74HC/HCT4052 dồn/ tách kênh tương tự số 1 sang 4 và ngược lại 74HC/HCT4053 dồn/ tách kênh tương tự số 1 sang 2 và ngược lại Dùng mạch phân kênh thiết kế mạch logic Chia sẻ đường truyền Mạch dồn kênh:  Mạch dồn kênh là gì? Mạch dồn kênh hay còn gọi là mạch ghép kênh, đa hợp (Multiplexer-MUX) là 1 dạng mạch tổ hợp cho phép chọn 1 trong nhiều đường ngõ vào song song (các kênh vào) để... S0, S1 vào các cồng AND chính là 1 mạch mã hoá 2 sang 4, các ngõ ra mạch mã hoá như là xung mở cổng AND cho 1 trong các đường I ra ngoài Vậy mạch trên cũng có thể vẽ lại như sau : Hình 14: Cấu trúc mạch dồn kênh 4 sang 1 b Một số IC dồn kênh hay dùng: 13 Hình 15: Kí hiệu khối của một số IC dồn kênh hay dùng • • • 74LS151 có 8 ngõ vào dữ liệu, 1 ngõ vào cho phép G tác động ở mức thấp, 3 ngõ vào chọn... Bảng trạng thái và cổng logic của 74LS151 • Mở rộng kênh ghép: Các mạch ghép kênh ít ngõ vào có thể được kết hợp với nhau để tạo mạch ghép kênh nhiều ngõ vào Để tạo mạch ghép kênh 16:1 ta có thể ghép 2 IC 74LS151 Sơ đồ ghép như sau : Hình 18: Hai cách mở rộng kênh ghép 16 sang 1 từ IC7 4LS151 c Ứng dụng: • • Chuyển đổi song song sang nối tiếp Dồn kênh để thiết kế tổ hợp B Mạch thiết kế: I Mạch nguyên lý:... ra ở ngõ O1 và không bị đảo • Mở rộng đường giải mã : 74LS138 dùng thêm 1 cổng đảo còn cho phép giải mã địa chỉ từ 5 sang 32 đường (đủ dùng trong giải mã địa chỉ của máy vi tính) Hình ghép nối như sau : Hình 12: Ghép 4 IC 74LS138 để có mạch giải mã 5 đường sang 32 đường • Các IC giải mã phân kênh khác: • Ngoài 74LS138 được nói đến ở trên ra còn một số IC cũng có chức năng giải mã/tách kênh được kể... sang 1 từ IC7 4LS151 c Ứng dụng: • • Chuyển đổi song song sang nối tiếp Dồn kênh để thiết kế tổ hợp B Mạch thiết kế: I Mạch nguyên lý: 15 h Hình 19: Mạch dồn kênh và phân kênh dùng 74LS151 và 74LS138 II Mạch layout: 16 Hình 20: Mạch layout III Mạch in: Hình 21: Mạch in 17 ... 13: Mạch dồn kênh 4 sang 1 và bảng hoạt động Mạch trên có 2 ngõ điều khiển chọn là S0 và S1 nên chúng tạo ra 4 trạng thái logic Mỗi một trạng thái tại một thời điểm sẽ cho phép 1 ngõ vào I nào đó qua để truyền tới ngõ ra Y Như vậy tổng quát nếu có 2n ngõ vào song song thì phải cần n ngõ điều khiển chọn Cũng nói thêm rằng, ngoài những ngõ như ở trên, mạch thường còn có thêm ngõ G : được gọi là ngõ vào... hay xung đánh dấu (strobe) Mạch tổ hợp có thể có 1 hay nhiều ngõ vào cho phép và nó có thể tác động mức cao hay mức thấp Như mạch dồn kênh ở trên, 12 nếu có thêm 1 ngõ cho phép G tác động ở mức thấp, tức là chỉ khi G = 0 thì hoạt động dồn kênh mới diễn ra còn khi G = 1 thì bất chấp các ngõ vào song song và các ngõ chọn, ngõ ra vẫn giữ cố định mức thấp (có thể mức cao tuỳ dạng mạch) Như vậy khi G = 0:... ở I3 sẽ đưa ra ở Y Do đó biểu thức logic của mạch khi có thêm ngõ G là: Y =G.S1S0I0 + G.S1SI1 + G.S1S0I2 + G.S1S0I3 Ta có thể kiểm chứng lại biểu thức trên bằng cách : từ bảng trạng thái ở trên, viết biểu thức logic rồi rút gọn (có thể dùng phương pháp rút gọn dùng bìa Kạc nô Và sau đó bạn có thể xây dựng mạch dồn kênh trên bằng các cổng logic Cấu tạo logíc của mạch như sau : (lưu ý là trên hình không... động ghép kênh mã chọn CBA sẽ quyết định 1 trong 8 đường dữ liệu được đưa ra ngõ Y Ngược lại khi G ở mức cao, mạch không được phép nên Y = 0 bất chấp các ngõ chọn và ngõ vào dữ liệu 74LS153 gồm 2 bộ ghép kênh 4:1 có 2 ngõ vào chọn chung BA mỗi bộ có ngõ cho phép riêng, ngõ vào và ngõ ra riêng Tương tự chỉ khi G ở mức 0 ngõ Y mới giống 1 trong các ngõ vào tuỳ mã chọn 74LS157 gồm 4 bộ ghép kênh 2:1 có... 2:1 có chung ngõ vào cho phép G tác động ở mức thấp, chung ngõ chọn A Ngõ vào dữ liệu 1I0, 1I1 có ngõ ra tương ứng là 1Y, ngõ vào dữ liệu 2I0, 2I1 có ngõ ra tương ứng là 2Y, … Khi G ở thấp và A ở thấp sẽ cho dữ liệu vào ở ngõ nI0 ra ở nY (n = 1,2,3,4) còn khi A ở cao sẽ cho dữ liệu vào ở nI1 ra ở nY Khi = 1 thì Y = 0  Khảo sát IC dồn kênh tiêu biểu 74LS151: Hình 16: Kí hiệu khối và chân ra của 74LS151 ... 74HC3 93 b Sơ đồ kiểu chân tác dụng chân: Hình 5: Sơ đồ kiễu chân IC 74HC3 93 Từ hình vẽ ta thấy : + Chân 3, 4,5,6,8,9,10,11 tương ứng với xung đầu 74HC3 93 + Chân 2,12 chân Reset + Chân 1, 13 chân... Ngõ OUT có tín hiệu dao động dạng sóng vuông, có chu kỳ ổn định IC 74LH3 93: a Giới thiệu IC 7 439 3 số hình ảnh: IC đếm 7 439 3 thuộc họ 74xx loại IC có chứa mạch đếm Bit độc lập IC có ngõ vào Clock... 1, 13 chân xung đầu vào + Chân 7,14 nối nguồn c Xung clock 74HC3 93: Hình 6: Cổng logic sử dụng IC 74HC3 93 Hình 7: Xung clock IC 74HC3 93 II Mạch phân kênh dồn kênh: Mạch phân kênh:  Mạch phân kênh