Họ vi điều khiển 80c51

TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM UNIVERSITY OF TECHNOLOGY http://www.ebook.edu.vn CHƯƠNG I : GIỚI THIỆU VỀ VĐK 89C51 HỌ VI ĐIỀU KHIỂN 80C51 Trang PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM UNIVERSITY OF TECHNOLOGY http://www.ebook.edu.vn CHƯƠNG I : GIỚI THIỆU VỀ VĐK 89C51 I GIỚI THIỆU CẤU TRÚC PHẦN CỨNG HỌ MSC-51 (8951) : Đặc điểm chức hoạt động IC họ MSC-51 hoàn toàn tương tự Ở giới thiệu IC8951 họ IC vi điều khiển hãng Intel Mỹ sản xuất Chúng có đặc điểm chung sau: Các đặc điểm 8951 tóm tắt sau : √ KB EPROM bên √ 128 Byte RAM nội √ Port xuất /nhập I/O bit √ Giao tiếp nối tiếp √ 64 KB vùng nhớ mã √ 64 KB vùng nhớ liệu ngoại √ Xử lí Boolean (hoạt động bit đơn) √ 210 vò trí nhớ đònh vò bit √ μs cho hoạt động nhân chia HỌ VI ĐIỀU KHIỂN 80C51 Trang PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM UNIVERSITY OF TECHNOLOGY http://www.ebook.edu.vn Sơ đồ khối 8951: INT1\ INT0\ SERIAL PORT TIMER TIMER TIME 128 byte RAM 8051\8052 INTERRUPT CONTROL ROM 4K: 8031 4K: 8051 EPROM 4K: 8951 128 byte RAM OTHER REGISTER TIMER TIMER1 TIMER1 CPU BUS CONTROL I/O PORT OSCILATOR EA\ ALE\ PSEN\ RST HỌ VI ĐIỀU KHIỂN 80C51 P0 P1 P2 P3 Address\Data Trang SERIAL PORT TXD RXD PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM UNIVERSITY OF TECHNOLOGY http://www.ebook.edu.vn II KHẢO SÁT SƠ ĐỒ CHÂN 8951, CHỨC NĂNG TỪNG CHÂN: 1.Sơ đồ chân 8951: U4 10MF 12M Y2 C4 30P EA/VPP P3.0/RXD ALE/PROG PSEN P3.1/TXD P3.2/INT0 P3.3/INT1 P2.7/A15 P3.4/T0 P2.6/A14 P3.5/T1 P2.5/A13 P3.6/WR P2.4/A12 P3.7/RD P2.3/A11 XTAL2 P2.2/A10 XTAL1 P2.1/A9 P2.0/A8 18 19 GND C4 30P RST 10 11 12 13 14 15 16 17 R3 10K P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 AT89C51 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 + C3 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 40 5v VCC 5v Sơ đồ chân IC 8951 Chức chân 8951: - 8951 có tất 40 chân có chức đường xuất nhập Trong có 24 chân có tác dụng kép (có nghóa chân có chức năng), đường hoạt động đường xuất nhập đường điều khiển thành phần bus liệu bus đòa a.Các Port: ˆ Port : - Port port có chức chân 32 – 39 8951 Trong thiết kế cỡ nhỏ không dùng nhớ mở rộng có chức đường IO Đối với thiết kế cỡ lớn có nhớ mở rộng, kết hợp bus đòa bus liệu HỌ VI ĐIỀU KHIỂN 80C51 Trang PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM UNIVERSITY OF TECHNOLOGY http://www.ebook.edu.vn ˆ Port 1: - Port port IO chân 1-8 Các chân ký hiệu P1.0, P1.1, P1.2, … dùng cho giao tiếp với thiết bò cần Port chức khác, chúng dùng cho giao tiếp với thiết bò bên ˆ Port : - Port port có tác dụng kép chân 21 - 28 dùng đường xuất nhập byte cao bus đòa thiết bò dùng nhớ mở rộng ˆ Port 3: - Port port có tác dụng kép chân 10 - 17 Các chân port có nhiều chức năng, công dụng chuyển đổi có liên hệ với đặc tính đặc biệt 8951 bảng sau: Bit Tên Chức chuyển đổi P3.0 RXT Ngõ vào liệu nối tiếp P3.1 TXD Ngõ xuất liệu nối tiếp Ngõ vào ngắt cứng thứ INT0\ P3.2 Ngõ vào ngắt cứng thứ INT1\ P3.3 Ngõ vào TIMER/COUNTER thứ T0 P3.4 Ngõ vào TIMER/COUNTER thứ T1 P3.5 Tín hiệu ghi liệu lên nhớ WR\ P3.6 Tín hiệu đọc nhớ liệu RD\ P3.7 Các ngõ tín hiệu điều khiển : ˆ Ngõ tín hiệu PSEN (Program store enable): - PSEN tín hiệu ngõ chân 29 có tác dụng cho phép đọc nhớ chương trình mở rộng thường nói đến chân 0E\ (output enable) Eprom cho phép đọc byte mã lệnh - PSEN mức thấp thời gian Microcontroller 8951 lấy lệnh Các mã lệnh chương trình đọc từ Eprom qua bus liệu chốt vào ghi lệnh bên 8951 để giải mã lệnh Khi 8951 thi hành chương trình ROM nội PSEN mức logic ˆ Ngõ tín hiệu điều khiển ALE (Address Latch Enable ) : - Khi 8951 truy xuất nhớ bên ngoài, port có chức bus đòa bus liệu phải tách đường liệu đòa Tín hiệu ALE chân thứ 30 dùng làm tín hiệu điều khiển để giải đa hợp đường đòa liệu kết nối chúng với IC chốt - Tín hiệu chân ALE xung khoảng thời gian port đóng vai trò đòa thấp nên chốt đòa hoàn toàn tự động HỌ VI ĐIỀU KHIỂN 80C51 Trang PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM UNIVERSITY OF TECHNOLOGY http://www.ebook.edu.vn Các xung tín hiệu ALE có tốc độ 1/6 lần tần số dao động chip dùng làm tín hiệu clock cho phần khác hệ thống Chân ALE dùng làm ngõ vào xung lập trình cho Eprom 8951 ˆ Ngõ tín hiệu EA\(External Access): - Tín hiệu vào EA\ chân 31 thường mắc lên mức mức Nếu mức 1, 8951 thi hành chương trình từ ROM nội khoảng đòa thấp Kbyte Nếu mức 0, 8951 thi hành chương trình từ nhớ mở rộng Chân EA\ lấy làm chân cấp nguồn 21V lập trình cho Eprom 8951 ˆ Ngõ tín hiệu RST (Reset) : -Ngõ vào RST chân ngõ vào Reset 8951 Khi ngõ vào tín hiệu đưa lên cao chu kỳ máy, ghi bên nạp giá trò thích hợp để khởi động hệ thống Khi cấp điện mạch tự động Reset ˆ Các ngõ vào dao động X1, X2: - Bộ dao động tích hợp bên 8951, sử dụng 8951 người thiết kế cần kết nối thêm thạch anh tụ hình vẽ sơ đồ Tần số thạch anh thường sử dụng cho 8951 12Mhz ˆ Chân 40 (Vcc) nối lên nguồn 5V III CẤU TRÚC BÊN TRONG VI ĐIỀU KHIỂN Tổ chức nhớ: FFFF FF CODE Memory 00 On - Chip Memory 0000 Enable via PSEN FFFF 0000 DATA Memory Enable via RD & WR External Memory HỌ VI ĐIỀU KHIỂN 80C51 Trang PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM UNIVERSITY OF TECHNOLOGY http://www.ebook.edu.vn Bảng tóm tắt vùng nhớ 8951 Bản đồ nhớ Data Chip sau : Đòa Đòa byte Đòa bit byte 7F Đòa bit FF F0 F7 F6 F5 F4 F3 F2 F1 F0 B E0 E7 E6 E5 E4 E3 E2 E1 E0 ACC RAM đa dụng D0 D7 D6 D5 D4 D3 D2 D1 D0 PSW 30 2F 2E 2D 2C 2B 2A 29 28 27 26 25 24 23 22 21 20 1F 18 17 10 0F 08 07 00 B8 7F 7E 77 76 6F 6E 67 66 5F 5E 57 56 4F 4E 47 46 3F 3E 37 36 2F 2E 27 26 1F 1E 17 16 0F 0E 07 06 Bank 7D 75 6D 65 5D 55 4D 45 3D 35 2D 25 1D 15 0D 05 7C 74 6C 64 5C 54 4C 44 3C 34 2C 24 1C 14 0C 04 7B 73 6B 63 5B 53 4B 43 3B 33 2B 23 1B 13 0B 03 7A 72 6A 62 5A 52 4A 42 3A 32 2A 22 1A 12 0A 02 79 71 69 61 59 51 49 41 39 31 29 21 19 11 09 01 78 70 68 60 58 50 48 40 38 30 28 20 18 10 08 00 Bank Bank Bank ghi (mặc đònh cho R0 -R7) RAM HỌ VI ĐIỀU KHIỂN 80C51 - - BC BB BA B9 B8 IP B0 B7 B6 B5 B4 B3 B2 B1 B0 P.3 A8 AF AC AB AA A9 A8 IE A0 A7 A6 A5 A4 A3 A2 A1 A0 P2 99 không đòa hoá bit 98 9F 9E 9D 9C 9B 9A 99 98 SBUF SCON 90 97 96 95 94 93 92 91 90 P1 8D 8C 8B 8A 89 không đòa hoá bit không đòa hoá bit không đòa hoá bit không đòa hoá bit không đòa hoá bit TH1 TH0 TL1 TL0 TMOD 88 8F 8E 8D 8C 8B 8A 89 88 87 không đòa hoá bit TCON PCON 83 82 81 80 DPH DPL SP P0 không đòa hoá bit không đòa hoá bit không đòa hoá bit 87 86 85 84 83 82 81 80 CÁC THANH GHI CHỨC NĂNG ĐẶC BIỆT Trang PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM UNIVERSITY OF TECHNOLOGY http://www.ebook.edu.vn - Bộ nhớ 8951 bao gồm ROM RAM RAM 8951 bao gồm nhiều thành phần: phần lưu trữ đa dụng, phần lưu trữ đòa hóa bit, bank ghi ghi chức đặc biệt - 8951 có nhớ theo cấu trúc Harvard: có vùng nhớ riêng biệt cho chương trình liệu Chương trình liệu chứa bên 8951 8951 kết nối với 64K byte nhớ chương trình 64K byte liệu Hai đặc tính cần ý la ø: ‹ Các ghi port xuất nhập đònh vò (xác đònh) nhớ truy xuất trực tiếp giống đòa nhớ khác ‹ Ngăn xếp bên Ram nội nhỏ so với Ram ngoại Microcontroller khác RAM bên 8951 Phân chia sau: ‹ Các bank ghi có đòa từ 00H đến 1FH ‹ RAM đòa hóa bit có đòa từ 20H đến 2FH ‹ RAM đa dụng từ 30H đến 7FH ‹ Các ghi chức đặc biệt từ 80H đến FFH ˆ RAM đa dụng: - Mặc dù hình vẽ cho thấy 80 byte đa dụng chiếm đòa từ 30H đến 7FH, 32 byte từ 00H đến 1FH dùng với mục đích tương tự (mặc dù đòa có mục đích khác) - Mọi đòa vùng RAM đa dụng truy xuất tự dùng kiểu đòa trực tiếp gián tiếp ˆ RAM truy xuất bit: - 8951 chứa 210 bit đòa hóa, có 128 bit có chứa byte có chứa đòa từ 20F đến 2FH bit lại chứa nhóm ghi có chức đặc biệt - Ý tưởng truy xuất bit phần mềm đặc tính mạnh microcontroller xử lý chung Các bit đặt, xóa, AND, OR, , với lệnh đơn Đa số microcontroller xử lý đòi hỏi chuổi lệnh đọc – sửa - ghi để đạt mục đích tương tự Ngoài port truy xuất bit - 128 bit truy xuất bit truy xuất byte bit phụ thuộc vào lệnh dùng ˆ Các bank ghi: - 32 byte thấp nhớ nội dành cho bank ghi Bộ lệnh 8951 hổ trợ ghi có tên R0 đến R7 theo mặc đònh sau reset hệ thống, ghi có đòa từ 00H đến 07H HỌ VI ĐIỀU KHIỂN 80C51 Trang PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM UNIVERSITY OF TECHNOLOGY http://www.ebook.edu.vn - Các lệnh dùng ghi RO đến R7 ngắn nhanh so với lệnh có chức tương ứng dùng kiểu đòa trực tiếp Các liệu dùng thường xuyên nên dùng ghi - Do có bank ghi nên thời điểm có bank ghi truy xuất ghi RO đến R7 để chuyển đổi việc truy xuất bank ghi ta phải thay đổi bit chọn bank ghi trạng thái Các ghi có chức đặc biệt: - Các ghi nội 8951 truy xuất ngầm đònh lệnh - Các ghi 8951 đònh dạng phần RAM chip ghi có đòa (ngoại trừ ghi đếm chương trình ghi lệnh ghi bò tác động trực tiếp) Cũng R0 đến R7, 8951 có 21 ghi có chức đặc biệt (SFR: Special Function Register) vùng RAM nội từ đòa 80H đến FFH Chú ý: tất 128 đòa từ 80H đến FFH không đònh nghóa, có 21 ghi có chức đặc biệt đònh nghóa sẵn đòa - Ngoại trừ ghi A truy xuất ngầm nói, đa số ghi có chức đặc biệt SFR đòa hóa bit byte • Thanh ghi trạng thái chương trình (PSW: Program Status Word): Từ trạng thái chương trình đòa D0H tóm tắt sau: BIT SYMBOL ADDRESS DESCRIPTION PSW.7 CY D7H Cary Flag PSW.6 AC D6H Auxiliary Cary Flag PSW.5 F0 D5H Flag PSW4 RS1 D4H Register Bank Select PSW.3 RS0 D3H Register Bank Select 00=Bank 0; address 00H÷07H 01=Bank 1; address 08H÷0FH 10=Bank 2; address 10H÷17H 11=Bank 3; address 18H÷1FH PSW.2 OV D2H Overlow Flag PSW.1 - D1H Reserved PSW.0 P DOH Even Parity Flag HỌ VI ĐIỀU KHIỂN 80C51 Trang PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM UNIVERSITY OF TECHNOLOGY http://www.ebook.edu.vn Chức bit trạng thái chương trình • Cờ Carry CY (Carry Flag): - Cờ nhớ có tác dụng kép Thông thường dùng cho lệnh toán học: C=1 phép toán cộng có tràn phép trừ có mượn ngược lại C= phép toán cộng không tràn phép trừ mượn • Cờ Carry phụ AC (Auxiliary Carry Flag): Khi cộng giá trò BCD (Binary Code Decimal), cờ nhớ phụ AC set kết bit thấp nằm phạm vi điều khiển 0AH÷ 0FH Ngược lại AC= • Cờ (Flag 0): Cờ (F0) bit cờ đa dụng dùng cho ứng dụng người dùng • Những bit chọn bank ghi truy xuất: - RS1 RS0 đònh dãy ghi tích cực Chúng xóa sau reset hệ thống thay đổi phần mềm cần thiết - Tùy theo RS1, RS0 = 00, 01, 10, 11 chọn Bank tích cực tương ứng Bank 0, Bank1, Bank2, Bank3 RS1 RS0 BANK 0 0 1 1 • Cờ tràn OV (Over Flag) : - Cờ tràn set sau hoạt động cộng trừ có tràn toán học Khi số có dấu cộng trừ với nhau, phần mềm kiểm tra bit để xác đònh xem kết có nằm tầm xác đònh không Khi số dấu cộng bit OV bỏ qua Các kết lớn +127 nhỏ –128 bit OV = • Bit Parity (P): - Bit tự động set hay Clear chu kỳ máy để lập Parity chẳn với ghi A Sự đếm bit ghi A cộng với bit Parity luôn chẵn HỌ VI ĐIỀU KHIỂN 80C51 Trang 10 PHẠM TRUNG HIẾU Thí Nghiệm VĐK AT89C51 ;Xua^'t chuo^~i LCD ;P1_CPU DATA_LCD ;P3_CPU CONTROL_LCD $INCLUDE(REG51.INC) EN BIT P3.4 RS BIT P3.2 RW BIT P3.3 BUSY BIT P1.7 LAMP BIT P3.5 ORG 8000H MAIN: CLR MOV CALL MOV CALL MOV CALL MOV CALL LAMP A,#38H WR_CMD A,#0CH WR_CMD A,#01H WR_CMD A,#06H WR_CMD ;init LCD do`ng, ma tra^.n 5x7 ;LCD on, cursor on ;clear LCD ;cursor di.ch pha?i MOV DPTR,#MSG1 CALL WR_LINE1 MOV DPTR,#MSG2 CALL WR_LINE2 SJMP $ ;****************************************************************************** ; Xua^'t chuo^~i LCD: ; - xua^'t ha`ng -> go.i WR_LINE1 ; - xua^'t ha`ng -> go.i WR_LINE2 ; Truo+'c go.i WR_LINE1, pha?i ddu+a DPTR tro? dde^'n chuo^~i muo^'n xua^'t ;****************************************************************************** WR_LINE1: MOV A,#80H CALL WR_CMD CALL WRITE RET ;****************************************************************************** WR_LINE2: MOV A,#0C0H CALL WR_CMD CALL WRITE RET ;****************************************************************************** Trang 122 Thí Nghiệm VĐK AT89C51 WRITE: EXIT: CLR A MOVC A,@A+DPTR JZ EXIT LCALLWR_DATA INC DPTR SJMP WRITE RET ; get character ; stop if char == null ; else send it ; point to next char ;****************************************************************************** WR_CMD: CALL MOV CLR CLR SETB CLR RET ;write command ;is LCD ready? ;xua^'t ma~ le^.nh ;RS=0: le^.nh ;R/W=0 -> ghi LCD ;E=1 -> ta.o ca.nh xuo^'ng ;E=0 ,cho^'t READY P1,A RS RW EN EN ;****************************************************************************** WR_DATA: ;write data CALL READY ;is LCD ready? MOV P1,A ;xua^'t du+~ lie^.u SETB RS ;RS=1 for data CLR RW ;R/W=0 to write to LCD SETB EN ;E=1 -> ta.o ca.nh xuo^'ng CLR EN ;E=0, cho^'t RET ;****************************************************************************** ; kie^?m tra co+` BF READY: SETB BUSY ;P1.7: input CLR RS ;RS=0: ghi le^.nh SETB RW ;R/W=1: ddo.c BACK: CLR EN ;E=0 -> ta.o ca.nh le^n SETB EN ;E=1 JB BUSY,BACK ;cho+` busy flag=0 RET ;****************************************************************************** MSG1: DB ' DH DL KTCN ',0 MSG2: DB 'TN Vi Dieu Khien',0 END Trang 123 Thí Nghiệm VĐK AT89C51 SƠ ĐỒ MẠCH 8255 Trang 124 Thí Nghiệm VĐK AT89C51 ADC 0804 Trang 125 Thí Nghiệm VĐK AT89C51 COUNTER Trang 126 Thí Nghiệm VĐK AT89C51 DAC 0808 Trang 127 Thí Nghiệm VĐK AT89C51 LCD Trang 128 Thí Nghiệm VĐK AT89C51 DATASHEET Trang 129 Thí Nghiệm VĐK AT89C51 MATRIX LED Trang 130 Thí Nghiệm VĐK AT89C51 LED HIỂN THỊ Trang 131 Thí Nghiệm VĐK AT89C51 LED SEGMENT Trang 132 Thí Nghiệm VĐK AT89C51 STEP MOTOR Trang 133 Thí Nghiệm VĐK AT89C51 MCU Trang 134 Thí Nghiệm VĐK AT89C51 Trang 135 Thí Nghiệm VĐK AT89C51 My Name : Pham Trung Hieu My E-mail : Hieutechnology@Gmail.com My Phone : 08-8349063 0958612485 or Hieutechnology@Yahoo.com Trang 136 [...]... Thanh ghi điều khiển port nối tiếp (SCON) ở điạ chỉ 98H là thanh ghi có điạ chỉ bit chứa các bit trạng thái và các bit điều khiển Các bit điều khiển đặt chế độ hoạt động cho port nối tiếp, và các bit trạng thái Báo cáo kết thúc vi c phát hoặc thu ký tự Các bit trạng thái có thể được kiểm tra bằng phần mềm hoặc có thể lập trình để tạo ngắt HỌ VI ĐIỀU KHIỂN 80C51 Trang 25 PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ... ISR HỌ VI ĐIỀU KHIỂN 80C51 Trang 33 PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM UNIVERSITY OF TECHNOLOGY http://www.ebook.edu.vn c Các ngắt ngoài - Các ngắt ngoài xẩy ra khi có một mức thấp hoặc cạnh xuống trên chân INT0 hoặc INT1 của vi điều khiển Đây là chức năng chuyển đổi của các bit Port 3.(Port 3.2 và Port 3.3) Các cờ tạo ngắt này là các bit IE0 vá IE1 trong TCON Khi quyền điều khiển. .. Timer 0 low-byte 8AH NO TL1 Timer 1 low-byte 8BH NO TH0 Timer 0 high-byte 8CH NO TH1 Timer 1 high-byte 8DH NO HỌ VI ĐIỀU KHIỂN 80C51 Trang 18 PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM UNIVERSITY OF TECHNOLOGY http://www.ebook.edu.vn 2 CÁC THANH GHI ĐIỀU KHIỂN TIMER 2.1 Thanh ghi điều khiển chế độ timer TMOD (timer mode register) : - Thanh ghi mode gồm hai nhóm 4 bit là: 4 bit thấp đặt mode... 1 Mode Timer 16 bit 1 0 2 Mode tự động nạp 8 bit 1 1 3 Mode Timer tách ra : Timer 0 : TL0 là Timer 8 bit được điều khiển bởi các bit của Timer 0 TH0 tương tự nhưng được điều khiển bởi các bit của mode Timer 1 Timer 1 : Được ngừng lại HỌ VI ĐIỀU KHIỂN 80C51 Trang 19 PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM UNIVERSITY OF TECHNOLOGY http://www.ebook.edu.vn - TMOD không có bit đònh vò, nó... khi cung cấp tốc độ xung nhòp cho port nối tiếp 3 Tổ chức ngắt trong 8051 Vi Điều Khiển có 5 nguồn ngắt:2 nguồn ngắt ngoài,2 ngắt timer và 1 ngắt Port nối tiếp, tất cả các nguồn ngắt bò cấm sau khi reset hệ thống và cho phép bởi phần mềm 3.1.Cho Phép và Không Cho Phép Ngắt HỌ VI ĐIỀU KHIỂN 80C51 Trang 31 PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM UNIVERSITY OF TECHNOLOGY http://www.ebook.edu.vn... qua thanh ghi điều khiển Port nối tiếp (SCON) được đòa chỉ hóa từng bit ở đòa chỉ 98H • Các thanh ghi ngắt (Interrupt Register): - 8951 có cấu trúc 5 nguồn ngắt, 2 mức ưu tiên Các ngắt bò cấm sau khi bò reset hệ thống và sẽ được cho phép bằng vi c ghi thanh ghi cho phép ngắt (IE) ở đòa chỉ A8H Cả hai được đòa chỉ hóa từng bit HỌ VI ĐIỀU KHIỂN 80C51 Trang 12 PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG... yêu cầu tất yếu để chọn EPROM, RAM, 8279, … Sự giải mã đòa chỉ đối với 8951 để chọn các vùng nhớ ngoài như các vi điều khiển Nếu các con EPROM hoặc RAM 8K được dùng thì các bus đòa chỉ phải được giải mã để chọn các IC nhớ nằm trong phạm vi giới hạn 8K: 0000H÷1FFFH, 2000H÷3FFFH, - Một cách cụ thể, IC giải mã 74HC138 được dùng với những ngõ ra của nó được nối với những ngõ vào chọn Chip CS (Chip Select)... ngắt 0 ngoài TCON IT0 88H Cờ kiểu ngắt 0 ngoài HỌ VI ĐIỀU KHIỂN 80C51 Trang 20 PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM UNIVERSITY OF TECHNOLOGY http://www.ebook.edu.vn 2.3 Các nguồn xung nhòp cho timer (clock sources): - Có hai nguồn xung clock có thể đếm giờ là sự đònh giờ bên trong và sự đếm sự kiện bên ngoài Bit C/T trong TMOD cho phép chọn 1 trong 2 khi Timer được khởi động Crystal... đòa chỉ 0000H Khi ngõ vào RST xuống mức thấp, chương trình luôn bắt đầu tại HỌ VI ĐIỀU KHIỂN 80C51 Trang 16 PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM UNIVERSITY OF TECHNOLOGY http://www.ebook.edu.vn đòa chỉ 0000H của bộ nhớ chương trình Nội dung của RAM trên chip không bò thay đổi bởi tác động của ngõ vào reset VI HOẠT ĐỘNG TIMER CỦA 8951: 1 GIỚI THIỆU: - Bộ đònh thời của Timer là một... tiếp: 2.1 Thanh ghi điều khiển port nối tiếp: Chế độ hoạt động của port nối tiếp được đặt bằng cách ghi vào thanh ghi chế độ port nối tiếp (SCON) ở đòa chỉ 98H Sau đây các bản tóm tắt thanh ghi SCON và các chế độ của port nối tiếp: Bit SCON.7 SCON.6 SCON.5 Ký hiệu SM0 SM1 SM3 Đòa chỉ 9FH 9EH 9DH SCON.4 SCON.3 REN TB8 9CH 9BH SCON.2 SCON.1 RB8 TI 9AH 99H SCON.0 RI 98H HỌ VI ĐIỀU KHIỂN 80C51 Mô tả Bit 0 ... TRÚC BÊN TRONG VI ĐIỀU KHIỂN Tổ chức nhớ: FFFF FF CODE Memory 00 On - Chip Memory 0000 Enable via PSEN FFFF 0000 DATA Memory Enable via RD & WR External Memory HỌ VI ĐIỀU KHIỂN 80C51 Trang PHẠM... NO HỌ VI ĐIỀU KHIỂN 80C51 Trang 18 PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM UNIVERSITY OF TECHNOLOGY http://www.ebook.edu.vn CÁC THANH GHI ĐIỀU KHIỂN TIMER 2.1 Thanh ghi điều khiển. .. : Timer : TL0 Timer bit điều khiển bit Timer TH0 tương tự điều khiển bit mode Timer Timer : Được ngừng lại HỌ VI ĐIỀU KHIỂN 80C51 Trang 19 PHẠM TRUNG HIẾU TRƯỜNG ĐẠI HỌC KỸ THUẬT CƠNG NGHỆ TP.HCM