Nghiên cứu, thiết kế và tích hợp các chip FPGA PLD vào hệ thống thu nhận ảnh vệ tinh khí tượng luận văn ths kỹ thuật

ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ Nguyễn Văn Hiệu NGHIÊN CỨU, THIẾT KẾ VÀ TÍCH HỢP CÁC CHIP FPGA/PLD VÀO HỆ THỐNG THU NHẬN ẢNH VỆ TINH KHÍ TƯỢNG LUẬN VĂN THẠC SỸ Hà nội, 2006 ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ Nguyễn Văn Hiệu NGHIÊN CỨU, THIẾT KẾ VÀ TÍCH HỢP CÁC CHIP FPGA/PLD VÀO HỆ THỐNG THU NHẬN ẢNH VỆ TINH KHÍ TƯỢNG Ngành: Cơng nghệ thơng tin Mã số: 1.01.10 LUẬN VĂN THẠC SỸ Người hướng dẫn khoa học : PGS TS Ngô Diên Tập Hà nội, 2006 MỤC LỤC MỞ ĐẦU ……………………………… ………………… … CHƢƠNG 1: TỔNG QUAN VỀ CÔNG NGHỆ FPGA……… … 1.1 Cấu trúc FPGA…………………………………………… … 1.1.1 Các logic block………………………………………… ….……… 1.1.2 Các nguồn kết nối…………………………………… ……… 10 1.1.3 Khối vào ra…………………………………………………… … 12 1.2 Phân loại FPGA……………………………………………… ……….13 1.3 Cơng nghệ lập trình FPGA…………………………………………….14 1.3.1 Cơng nghệ phản cầu chì Antifuse…………………………….….14 1.3.2 Cơng nghệ SRAM……………………………………………… 17 1.4 Họ Chip Flex 8000 hãng Altera ………………………………… 19 1.4.1 Các tính chất họ Flex 8000…………………………… .19 1.4.2.Mơ tả tổng quát……………………… ………… .21 1.4.3 Mô tả chức năng…………………………… ………… 24 CHƢƠNG 2: GIỚI THIỆU VỀ VỆ TINH GMS, MT-SAT NHẬT BẢN VÀ HỆ THU ẢNH VỆ TINH…………………………… ………… .29 2.1 Vệ tinh GMS, MT-SAT Nhật Bản…………………………… 29 2.1.1 Các thông số kỹ thuật vệ tinh GMS- 5………………………29 2.1.2 Cấu trúc khung liệu ảnh vệ tinh GMS - ………………… 29 2.1.3 Các đặc tính tín hiệu phát ảnh phân giải cao vệ tinh GMS-5 33 2.1.4 Vệ tinh MT – SAT (Nhật Bản) .36 2.2 Giới thiệu khái quát hệ thu ảnh vệ tinh khí tƣợng .36 CHƢƠNG 3: THIẾT KẾ, CHẾ TẠO MODULE ĐIỆN TỬ KHỐI ĐỒNG BỘ KHUNG ẢNH CỦA HỆ THU ẢNH VỆ TINH 39 3.1 Khối tạo mã giải ngẫu nhiên PN …………… 39 3.2 Khối nhận dạng đầu khung ảnh 40 3.3 Khối giải mã PN 41 3.4 Khối chuyển đổi chuỗi bit nối tiếp thành song song 42 CHƢƠNG 4: THỰC NGHIỆM VÀ CÁC KẾT QUẢ 43 4.1 Các bƣớc thực project FPGA .43 4.1.1 Tạo project 45 4.1.2 Sử dụng Graphic Editor .45 4.1.3 Tổng hợp mạch từ sơ đồ .53 4.1.4 Thực mô chức 54 4.1.5 Sử dụng Message Processor để định vị sửa lỗi 61 4.2 Những kết quả……….…………………………………………………62 KẾT LUẬN ….…………………………………………………………… 67 TÀI LIỆU THAM KHẢO……………………………… …….……… 70 NHỮNG CHỮ VIẾT TẮT ASIC Application Specific Integrated Circuit CPLD Complex Programmable Logic Device CLB Configurable Logic Block DES Data Encryption Standard DRAM Dynamic Random Access Memory FIFO First In First Out FPGA Field Programmable Gate Array JTAG Joint Test Advisory Group IOB input Output Block LAB Logic array block LE Logic element LPM library of parameterized module LUT Look Up Table PAL Programmable Array Logic device PLA Programmable Logic Array PLD Programmable Logic Device PROM Programmable Read Only Memory EPROM Erasable Programmable Read Only Memory ROM Read Only Memory SPLD Simple Programmable Logic Device SRAM Static Random Access Memory VHDL VHISC High Level Description Language VHSIC Very High Speed Integrated Circuit MỞ ĐẦU Năm 1985 hãng Xilinx (Mỹ) giới thiệu thị trường dòng linh kiện thuộc chủng loại linh kiện điện tử khả trình (PLD) với tên gọi FPGA (Field Programmable Gate Array) nhận hưởng ứng cao từ phía khách hàng Từ đến hãng sản xuất chip FPGA không ngừng cải tiến phát triển họ sản phẩm ngày hoàn thiện Thiết kế mạch điện tử sử dụng FPGA điều khơng cịn mẻ giới, Việt Nam công nghệ FPGA du nhập khoảng 5-7 năm trở lại có nhiều đề tài khoa học-công nghệ Viện nghiên cứu, Trường đại học chí đơn vị sản xuất lĩnh vực Sinh viện số trường đại học kỹ thuật học giáo trình FPGA Sử dụng chip FPGA thiết kế mạch điện tử cho phép rút ngắn đáng kể thời gian công sức việc tạo mạch mẫu thử nghiệm, giảm cách đáng kể kích thước bo mạch điện tử, tiết kiệm tối đa chi phí làm mạch in, cho phép cập nhật nhanh tới linh kiện điện tử thị trường giới đặc biệt linh hoạt việc thay đổi phương án thiết kế Do đặc điểm trên, công nghệ FPGA thường sử dụng số lĩnh vực sau: - Thiết kế sản phẩm mẫu - Các hệ thống đa chức cần thay đổi linh hoạt sử dụng - Các hệ thống đặc biệt đơn công nghệ vũ trụ quốc phịng - Các hệ thống sử lý tín hiệu thời gian thực hệ thống nhúng Các sản phẩm chip FPGA thị trường giới chủ yếu hãng tiếng Mỹ như: Xilinx, Actel, Altera Hiện giới xuất chíp khả trình bao gồm phân tử xử lý tín hiệu tương tự FPAA (Field Programmable Analog Array), chip khả trình xử lý đồng thời tín hiệu số tương tự (mix-signal), kết hợp cơng cụ cịn tạo khả thiết kế hệ system-on-chip, chí Lab-on-chip (trong có sensor) Do đặc tính lổi bật chip FPGA nói trên, luận văn sử dụng chip FPGA vào hệ thông thu ảnh vệ tinh khí tượng Nhằm nâng cao tinh ổn định nhỏ gon hệ thu ảnh phân giải cao kỹ thuật số cho vệ tinh khí tượng phục vụ dự báo thòi tiết phát theo dõi bién động khí hậu Chƣơng TỔNG QUAN VỀ CÔNG NGHỆ FPGA 1.1 Cấu trúc FPGA Trước phần lớn loại linh kiện điện tử logic sau chế tạo cố định cấu trúc chức khơng lập trình IC logic họ 74, cịn loại linh kiện lập trình đơn giản EPROM, EEPROM, PLD Để thuận tiện cho việc thiết kế, thử nghiêm, tạo mẫu, phát triển ứng dụng, sản suất quy mô nhỏ, người ta chế tạo linh kiện logic khả trình PLD (Programmable Logic Device) có nghĩa linh kiện logic có khả cấu hình lại nhiều lần cho ứng dụng khác mà không cần phải thay đổi mạch Hình 1: Cấu trúc tổng quát FPGA Linh kiện khả trình gồm hai loại CPLD (Complex Programmable Logic Device) FPGA (Field Programmable Gate Array) Trên hình cấu trúc tổng quát FPGA Một FPGA gồm mảng ô (cell) logic, ma trận kết nối, chuyển mạch [11] 1.1.1 Các logic block [11] Cấu trúc nội dung logic block gọi kiến trúc Kiến trúc logic block thiết kế theo nhiều cách khác Một số logic block đơn giản cổng AND hai ngõ nhập Các logic block khác có cấu trúc phức tạp quét động (multiplexer) bảng tìm kiếm (look-up table) Trong số loại FPGA, logic block có cấu trúc hồn tồn giống PAL Hầu hết logic block chứa số loại flip-flop để hỗ trợ cho việc thực mạch Hình 2: Cấu trúc Logic Block Các phần tử CLB (Configurable Logic block) thể hình Mỗi phần tử CLB bao gồm flip-flop khối chức độc lập đầu vào Các khối chức có tính mềm dẻo cao hầu hết chức lơgic kết hợp cần đầu vào Mười ba đầu vào bốn đầu CLB cung cấp đường dẫn tới flip-flop chức Các CLB tiến hành hầu hết logic FPGA Các phần tử CLB chủ yếu biểu diễn hình Hai khối chức đầu vào (F G) tạo chức Hình 30 : Tạo dạng sóng tín hiệu lối vào Các dạng sang ngõ vào thiết lập gia trị logic ngõ trình bầy dạng biểu đồ đường băm, biểu đồ giá trị logic chưa xác định Để kiểm tra hồn tồn mạch thời gian mơ phỏng, ta cần sử dụng nhiều giá trị khác có cho ngõ vào Với thí dụ đơn giản ta, có giá trị khác hau, ta dễ dàng bao gồm tất chúng Để tạo tất giá trị khớp với thời gian mơ 160ns, giá trị tín hiệu cần thay đổi 20 ns Để tạo dạng sang cho tín hiệu ngõ vào, ta thực sau Ta kích hoạt cơng cụ Waveform Editing cách nhấp biểu tượng công cụ cạnh bên trái cửa sổ Biểu tượng trình bày góc trái hình 16, biểu tượng trông giống mũi tên trỏ bên trái phải Ta định vị trỏ chuột dạng sang ngõ vào x3 từ 20ns đến 40ns, minh hoạ hình 16 Waveform Editing Tool tự động thay đổi phần chọn dạng sang từ giá trị hành thành giá trị Kế đến ta 53 chọn phần dạng sang x3 60 ns 80 ns để thiết lập Tiếp tục theo cách để thiết lập 20 ns phần x3 bằng1 Hình 31: Các dạng sóng hồn tất x1,x2,x3 Một phương pháp khác để vẽ dạng sang sử dụng công cụ Selection, cơng cụ tích cực cách chọn biểu tượng trông giống đầu mũi tên dọc theo cạnh rái cửa sổ Bằng cách sử dụng công cụ Selection, thủ tục để vẽ dạng sang là, trước tiên chọn phần dạng sang cách kéo rê chuột phần Phần thiết lập thiết lập cách chọn Edit| Overwrite| High Phần làm bật thay đổi cách sử dụng nút đánh nhãn dọc theo cạnh trái cửa sổ Ta sử dụng công cụ Waveform Editing để thiết lập dạng sang cho x2 tầm từ 40ns đến 80ns từ 120ns đến 160ns Cũng vậy, ta thiết lập cho x1 tầm từ 80ns đến 160ns Lúc dạng sang vẽ, minh hoạ hình 31, bao gồm tất cvả giá trị Chon File| Save để lưu dạng sang tập tin VD1.scf 54 4.1.4.3 Thực mô [3] Để mở sổ Simulator, trình bày hình 32, ta nhấp chuột vào biểu tượng cửa sổ ( trông giống máy tính có dạng sang hình) chọn MAX+PLUS II cung cấp hai mơ phỏng, chức định thời Loại mô sử dụng ứng dụng Simulator xác định tự động thiết lập sử dụng ứng dụng Compiler Simulator thực mô chức trường hợp ta lệnh cho Compiler tạo thông tin cho việc mô chức năng, đề cập hình Hình 32: Màn hình Simulation Quan sát hình 32 ta tháy Simulator Simulator sử dụng tập tin gọi VD1.scf làm đầu vào trình mơ tực mô tầm thời gian từ đến 160ns Ta nhấp chuột vào nút Start để thực mô Simulator hiển thị thơng báo khơng có lỗi tạo Nhấp OK để trở cửa sổ Simulator Trình mơ lưu kết việc mơ tập tin VD1.scf Để xem tập tin này, ta nhấp chuột nút Open SCF cửa sổ mô phỏng, cửa sổ Waveform Editor tự động mở hiển thị tập tin Như minh hoạ hình 33, Simulator tạo dạng sóng cho ngõ f Các cửa sổ Waveform Editor Simulator lúc đóng lại 55 Hình 33: Kết mô chức 4.1.5 Sử dụng Message Proessor để định vị sửa lỗi Trong mô tả mục 4.1.3 cách thức Compiler sử dụng để tổng hợp mạch từ sơ đồ, ta nói Compiler tạo thơng báo phát biểu khơng có cảnh báo lỗi tạo Trong mục ta minh hoạ điều xảy có lỗi sơ đồ Để chọn lỗi sơ đồ tạo cho f, ta mở lại sơ đồ cách chọn File| Open để mở hộp pop-up (hình 34) Trong hộp có nhãn Show in Files List, ta nhấp chuột Graphic Editor Files Kế đến hộp có nhãn Files, ta nhấp chuột tên VD1.scf để đặt tên vào hộp có nhãn File Name Một phương pháp khác, VD1.scf gõ vào hộp thay cho việc sử dụng chuột để chọn từ danh sách tập in Nhấp OK để mở tập tin bên Graphic Editor Ta sử dụng chuột để chọn dây nối ngõ cổng OR với ký hiệu ngõ f Ta xoá dây cách gõ phím Delete; lưu tập tin sơ đồ 56 Mở cửa sổ Compiler chạy công cụ tổng hợp lần Compiler tạo thơng báo nói cảnh báo lỗi tìm thấy Nhấp OK Một cửa sổ, gọi Message Processor, tự động mở để hiển thị thông báo tạo Compiler, minh hoạ hình 21 Nếu cửa sổ Message Processor bị che khuất cửa sổ khác đó, chọn MAX+PLUS II | Message Processor để mang cửa sổ Message Processor phía trước Thơng báo cảnh báo tạo ngõ cổng OR không nối với nút khác sơ đồ Thơng báo lỗi nói ký hiệu ngõ f khơng kết nối Mặc dù cách thức xác định lỗi rõ ràng, ta chủ ý tạo lỗi, trường hợp tổng quát số thơng báo hiển thị Compiler Hình 34: Hộp thoại mở lại file tổng hợp mạch lớn không rõ ràng Trong trường hợp ta chọn thơng báo chuột nhấp nút Help on Message cửa sổ Message Processor; tư liệu giải thích thơng báo tự động mở Hãy thử nghiệm tính chất cho hai thông báo lõi cảnh báo hình 35 57 Hình 35: Màn hình Message Processor Tính chất tiện ích khác Message Processor nút Locate cạnh trái cửa sổ Tính chất sử dụng để hiển thị tự động phần sơ đồ nơi lỗi hữu Ta chọn thông báo cảnh báo nhấp chuột vào nút Locate Quan sát ta thấy Graphic Editor tự động hiển thị với cổng OR làm bật Kế đến chọn thông báo lỗi cửa sổ Message Processor nhấp chuột vào nút Locate lần Ký hiệu ngõ trở lên bật Graphic Editor Ta sử dụng Graphic Editor để vẽ lại dây bị thiếu ngõ cổng OR ký hiệu ngõ f Lưu sơ đồ sử dụng Compiler nhằm chạy công cụ tổng hợp để thấy lỗi sửa chữa Đến ta hoàn tất việc giới thiệu thiết kế sử dụng cơng cụ nhập hồ sơ Nếu có cửa sổ ứng dụng cịn mở, ta đóng chúng lại để trở cửa sổ Maneger 58 4.2 Những kết đạt đƣợc Từ phân tích mạch chương phần 4.1 chương 4, cho ta thiết kế, chế tạo modul điện tử thực việc đồng khung ảnh vệ tinh khí tượng GMS MT-Sat chíp FPGA EPF8282ALC84-4 hãng Altera (Mỹ) Trước hết ta chế tạo mạch điện tử bao gồm chip FPGA EPF8282ALC844 linh kiện phụ hình 36 H H J5 J8 D10 D11 D12 D13 D14 D15 D16 D17 VCC R16 470 VCC 3V3 L1 C12 27 R18 RstOUT C13 CON4 R19 1k5 27pF C14 DB9 27 A VCC V CC V CC-IO V CC 27 R17 3V3OUT USBDM USBDP D0 D1 D2 D3 D4 D5 D6 D7 RSTOUT XTIN Q1 6MHz R22 10k 28 27pF 32 R23 15k 31 XTOUT RESET RD WR TXE RXF EECS EESK EEDATA SI/WU TEST G ND G ND /RD WR /TXE /RXF U6 10nF J7 A GN D G CON8 J4 J9 36 13 C11 0.1uF 30 C10 33nF J14 PWREN 25 24 23 22 21 20 19 18 D10 D11 D12 D13 D14 D15 D16 D17 16 15 14 12 /RD WR /TXE /RXF 11 P36 10 P37 U9 L1 L2 L3 L4 CON8 G CON8 74ALS245 A0 A1 A2 A3 A4 A5 A6 A7 19 VCC VCC 18 17 16 15 14 PIN39 13 PIN40 12 PIN41 11 PIN42 B0 B1 B2 B3 B4 B5 B6 B7 E DIR U8 79 29 C7 J13 A0 A1 A2 A3 A4 A5 A6 A7 19 A B C D E F G P FT245B F J12 18 17 16 15 14 13 12 11 B0 B1 B2 B3 B4 B5 B6 B7 PIN84 PIN83 PIN82 PIN81 PIN79 PIN78 PIN77 PIN76 F CON8 E DIR * C8 C9 CAP CAP CAP VCC U7 R20 8 VCC J11 93C66 R21 J10 10k E JP1 VCC R7 VCC 220 DATA_ANH R9VCC 330 VCC 10 CLK CS nCONFIG OE DATA U5 8051 DATA OE nCONFIG CS CLK 2k2 VCC CON913 12 CON6 15 14 C5 31 VCC Q2 24MHz CAP C6 19 18 HEADER 5X2 CAP CLK CLKOUT CS R10 330 D OE R13 RES2 R1 RES2 R2 RES22 U2 CLK CS OE CLK N G OA I VCC 10 11 33 31 SW-PB 12 J2 54 74 VCC 53 75 32 CON3 52 D0 16 D1 18 D2 19 D3 21 D4 22 VCC D5 23 D6 24 D7 25 R31 28 RES2 29 S2 DAUD 34 NHBYTE 35 73 SW-PB G 77 37 E 79 D 81 C 82 B 83 A 84 49 48 55 27 20 30 B nCONFIG J1 C CASC DATA 17 16 VCC R14POL CAPACITOR RES2 DATA P33 INT1 P32 INT0 T1 T0 39 38 37 36 35 34 33 32 P00 P01 P02 P03 P04 P05 P06 P07 P35 P34 EA/VP E 21 22 23 24 25 26 27 28 P20 P21 P22 P23 P24 P25 P26 P27 X1 X2 RESET 10 11 30 29 RXD TXD ALE/P PSEN RD WR D EPC1064PC8(8) Daudong_EPF_OUT R11 RES2 S1 J3 CON3 MH z 13 25 12 24 11 23 10 22 21 20 19 18 17 16 15 14 C4 R12 RES2 + R8 220 P10 P11 P12 P13 P14 P15 P16 P17 D7 D6 DAUD D5 NHBYTE D4 J6 D7 D6 D5 D4 D3 D2 D1 D0 D3 CLKOUT D2 D1 DATA_ANH D0 CON8 7408 U1 DCLK CONF_DONE CONFIG IN IN IN MSEL0 MSEL1 SP STATUS TRST IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO RDCLK RS TDI TDO TMS WS TCK ADD0 ADD1 ADD10 ADD11 ADD12 ADD13 ADD14 ADD15 ADD16 ADD17 ADD2 ADD3 ADD4 ADD5 ADD6 ADD7 ADD8 ADD9 D0 D1 D2 D3 D4 D6 D7 IO IO IO IO IO IO IO IO IO IO IO IO 72 78 76 62 61 60 58 57 56 36 51 71 70 69 67 66 65 64 63 14 13 39 40 41 42 43 44 45 46 50 15 F P D12 D11 D10 REL U3A NetLabel265 Daudong_EPF_IN 13 VCC Q Q /RXF RCext 11 10 14 C1 Cext /TXE WR /RD D17 D16 D15 D14 D13 CLR B A 12 Q Q VCC Cext C2 47uF 1nf 15 C R3 10k 74123 LED1 LED R5 U3B CLR B A R4 15k RCext 74123 Data VCC U4A CLKOUT DATA_ANH Reset_EPF_IN 13 L1 L2 L3 L4 Q Q VCC CLR B A Cext CLKOUT 14 Daudong_EPF_IN RCext Reset_EPF_IN 15 74LS123 C3 R6 VCC B RES Daudong_EPF_OUT EPF8282AV(84) U11 CAP U10 DIODE CON2 C16 CAP VCC Vin +5V G ND J15 C15 CAP Title A A Size Number Revision A3 Date: File: 27-Oct-2006 D:\Hieu\Clien\epf8282_usb.sch Sheet of Drawn By : Hình 36: Sơ đồ nguyên lý modul đồng khung ảnh 59 Trong sơ đồ tín hiệu lối vào chip EPF8282ALC84-4 gồm clock data nối tiếp, lối gồm đường data song song, tín hiệu clock nhịp byte tín hiệu báo đầu dịng Các lối nối với khối giao tiếp để đưa liệu vào máy tính qua cổng USB Có cách để cấu hình cho chip FPGA sơ đồ - Cách dùng Jắc JP1 hình 36 để nạp cấu hình chip FPGA từ máy tính PC qua cáp nạp ByteBlaster Cách thay đổi cấu hình lúc chạy cách linh hoat Thực trường hợp thử nghiệm tạo mẫu - Cách dùng nhớ EEPROM nối tiếp để cấu hình cho chíp FPGA IC EPC1046 hãng Altera sử dụng ghi liệu cấu hình FPGA bật điện mạch tự động nạp số liệu cấu hình cho chíp FPGA - Cách dung µC AT89S52 để cấu hình cho FPGA Dư liệu lập trình sẵn cho µC bật điện µC nạp số liệu cấu hình cho chip FPGA Hình 37 ảnh modul điện tử thực việc đồng khung giao tiếp với máy tình chế tạo 60 Hình 37: Modul điện tử thực việc đồng khung ảnh vệ tinh khí tƣợng GMS 5, MT-Sat giao tiếp với máy tính Để thiết kế chức đồng khung ảnh chip FPGA ta sử dụng phần mềm Maxplus II hãng Altera phương pháp đồ hoạ mô tả phần 4.1 Tất cảc chức khối tạo mã giải ngẫu nhiên PN, khối nhận dạng đầu khung ảnh khối giải mã PN, khối chuyển đổi chuỗi bit nối tiếp thành song song biểu hình 38 Sau thiết kế mạch đồng khung chân vào gán chân chip để phù hợp với phần cứng thiết kế hình 36 Chân chip đựơc gán cho tín hiệu data vào, chân gán cho chân clock vào, chân 35 gán cho tín hiệu nhịp byte ra, chân 34 cho tin hiệu đầu khung, chân từ 60 đến 67 gán chân tín hiệu từ D0 đến D7 song song số chân phụ khác 61 Hình 38: Sơ đồ mạch đồng khung đƣợc thiết kế phần mềm Maxplus II Hình 39: Sơ đồ lối chân vào chip EPF8282ALC84-4 62 Hình 40 ảnh vệ tinh thu từ hệ thông thu ảnh vệ tinh Viện Vật lý Điện tử, tích hợp khối đơng khung sử dụng chip FPGA trình bầy Hình 40: Ảnh IR1 vệ tinh MT-Sat ngày 2/11/2006 63 KẾT LUẬN Ngày nay, việc sử dụng thông tin tư liệu vệ tinh cung cấp để trợ giúp công tác dự báo thời tiết, phát theo dõi biến động khí hậu, mơi trường trung tâm khí tượng giới Việt Nam trở thành thường xuyên thiếu Với mạng lưới vệ tinh khí tượng địa tĩnh GMS Nhật Bản, GOES Mỹ, METEOSAT Châu Âu, INSAT ấn Độ, FY-2 Trung Quốc, GOMS “ ELEKTRO” Nga vệ tinh cực NOAA USA, METEOR Nga, FY-1 Trung Quốc, người ta nhận thơng tin khí tượng cách thường xun, liên tục chí hàng Do việc thiết lập trạm thu ảnh vệ tinh khí tượng đóng góp phần đáng kể vào cơng việc dự báo thời tiết, khí hậu giúp người tìm biện pháp hữu hiệu phòng tránh thiên tai Ở Việt Nam sớm bắt đầu triển khai chương trình tự thiết kế chế tạo nước hệ thống để tạo khả triển khai chúng cách rộng rãi, số tiểu đề tài cấp nhà nước: “ Nghiên cứu, thiết kế chế tạo hệ thu ảnh phân giải cao vệ tinh khí tượng mơi trường GMS MT-SAT ” Trung tâm Khoa Học Tự Nhiên Cơng Nghệ Quốc Gia, Phịng Kỹ Thuật Viễn Thám, Viện Vật Lý thực hai năm 2000, 2001 Công việc tiến hành nghiên cứu để thiết kế, xây dựng hệ thống thu sở máy vi tính IBM/PC, chủng loại máy phổ biến thích hợp với điều kiện nước ta, tạo thuận lợi cho người sử dụng đáp ứng yêu cầu thực tiễn, mở nhiều khả hứa hẹn việc ứng dụng ảnh vệ tinh GMS, đặc biệt hạ giá thành sản phẩm xu hướng giới năm gần Trong đề tài cán Phòng Kỹ Thuật Viễn Thám, Viện Vật Lý điện tử chết tạo mudul điên 64 tử linh kiện rời rạc công kềnh độ tin cậy khơng cao Vì luận văn thiết kế chế tạo mạch đồng khung chip FPGA hãng Altera làm cho mạch điện gọn nhẹ dễ dàng đưa vào sử dụng đặc biệt sử dụng cơng nghệ ta cấu hình lại triển khai sạn suất nhanh, đơn giản, tiết kiệm thời gian, tính lặp lại cao Mạch thử nghiệm dài ngày hệ thống thu ảnh vệ tinh Phòng Kỹ Thuật Viễn Thám, Viện Vật Lý điện tử, cho thấy khả hoạt động tin cậy, ổn định chế tạo tích hợp vào hệ thống thu ảnh vệ tinh khí tượng lắp đặt Bộ tư Lệnh Phịng Khơng - Khơng Qn Qua luận văn tơi học nhiều kinh nghiệm công nghệ FPGA cách thiết kết mạch điện tử chip FPGA Trong luận văn đề cập đến số vấn đề sau: - Tổng quan công nghệ FPGA + Cấu trúc FPGA + Phân loại FPGA + Cơng nghệ lập trình FPGA + Họ chip Flex 8000 hãng Altera - Giới thiệu vệ tinh GMS, MT-Sat nhật cấu trúc hệ thu ảnh vệ tinh + Đưa thông số kỹ thuật vệ tinh + Các đặc tính kỹ thuật tín hiệu ảnh vệ tinh GMS, MT-Sat + Trình bầy khái quát hệ thu ảnh vệ tinh khí tượng - Thiết kết chế tạo module điện tử khối đồng khung ảnh hệ thu ảnh vệ tinh Thiết kế khối chức module đồng khung ảnh khối tạo mã giải ngẫu nhiên PN, khối nhận dạng đầu khung ảnh, khối giải mã PN, khối chuyển đổi chuỗi bit thành song song 65 - Các bươc thực project FPGA sử dụng phần mềm Maxplus II kết đạt 66 Tài liệu tham khảo [1] Báo cáo tổng kết đề tài: Nghiên cứu, thiết kế chế tạo hệ thu số liệu ảnh vệ tinh khí tượng GMS NOAA, Viện Vật Lý, Hà nội, 11/1997 [2] Báo cáo tổng kết đề tài: Nghiên cứu, thiết kế chế tạo hệ thu ảnh phân giải cao vệ tinh khí tượng môi trường GMS MT-SAT, Viện Vật Lý, Hà nội, 10/2001 [3] Nguyên lý mạch tích hợp - Tập 1: ASIC lập trình Tập : Lập trình ASIC Tống Văn On, Nhà xuất lao động xã hội, 2005 [4] Thiết kế chế tạo hệ thu xử lý ảnh vệ tính GMS máy vi tính phục vụ dự báo khí tượng theo dõi biến đổi mơi trường, Bùi Trọng Tun, Tạp chí Khoa Học Công Nghệ, số năm 1997 [5] A description of a standard small satellite ground – station, wmo Press 1995 [6] Applications-Specific Integrated Circuit, Michael John Sebastian Smith, 1998 [7] National Semicondutor 54/74 ssi devices, 1995 [8] MTSAT HiRID Technical Information, Japan Meteorological Agency, 1998 [9] Programmable Logic Design Quick Start Hand Book, Karen Parnell & Nick Mehta, January 2002 [10] The programmer’s PC sourcebook, Microsoft Press, 1991 [11] VHDL for Programmable logic, Kevi Skahill, Cypress Semiconductor, 1996 [12] Trang web, http://www.altera.com 67 ... ĐẠI HỌC CÔNG NGHỆ Nguyễn Văn Hiệu NGHIÊN CỨU, THIẾT KẾ VÀ TÍCH HỢP CÁC CHIP FPGA/ PLD VÀO HỆ THỐNG THU NHẬN ẢNH VỆ TINH KHÍ TƯỢNG Ngành: Cơng nghệ thơng tin Mã số: 1.01.10 LUẬN VĂN THẠC SỸ Người... chip FPGA nói trên, luận văn sử dụng chip FPGA vào hệ thông thu ảnh vệ tinh khí tượng Nhằm nâng cao tinh ổn định nhỏ gon hệ thu ảnh phân giải cao kỹ thu? ??t số cho vệ tinh khí tượng phục vụ dự báo... hàm tổ hợp, flipflop bỏ qua ngõ LUT kích ngõ LE 26 Chương GIỚI THIỆU VỀ VỆ TINH GMS, MT-SAT NHẬT BẢN VÀ HỆ THU ẢNH VỆ TINH 2.1 Vệ tinh GMS MT-SAT Nhật Bản [2] 2.1.1 Các thông số kỹ thu? ??t vệ tinh