mach_logic_baogio_td_30

Trờng đại học bách khoa hà nội khoa điện tử - viễn thông -----o0o----- Báo cáo thực tập MễN: Thiết kế mạch logic Ni dung: Thit h thng chuụng bỏo gi t ng Giỏo viờn hng dn: Sinh viờn thc hin: 1 Hà Nội 12 - 2005 Phần 1: Giới thiệu đề tài. Hiện nay, trong các trường đại học, cao đẳng, các cơ quan… các hệ thống báo giờ hiện còn rất đơn giản và kém hiệu quả cũng như tính chính xác vì mọi công việc đều được thực hiện bởi người bảo vệ. Trong thời đại công nghệ ngày càng phát triển như hiện nay, những công việc nói trên phải được thay thế bởi các thiết bị tự động hóa. Nhóm “AUTOMTIC” chúng tôi xin mạnh dạn đưa ra sản phẩm chuông điện báo giờ tự động, có khả năng nâng cấp những hệ thống chuông đã cũ kĩ của các trường đại học, cao đẳng, các cơ quan,… ,đặc biệt là các nơi có diện tích lớn (như trường Bách Khoa chẳng hạn), để có thể báo giờ chính xác và hiệu quả hơn các hệ thống cũ. Chức năng hệ thống của hệ thống báo chuông bao gồm: + Đây là hệ thống báo chuông tự động , vào tiết có chuông , ra tiết có chuông. + Mỗi tiết học 45’ , sau một tiết lẻ thì nghỉ ra chơi 5 phút , và sau tiết chẵn thì nghỉ 10 phút. + Chuông báo ra chơi dài 2 giây, và chuông báo vào lớp 3 giây. + Hệ thống chuông báo đồng bộ toàn trường ( chuông kêu đồng loạt toàn trường) I. HƯỚNG GIẢI QUYẾT ĐỀ TÀI Để thực hiện đề tài thì nhóm chúng em có 2 hướng giải quyết: 1.Dùng mạch số 2 2.Lp trỡnh cho mt con vi iu khin 89c52 thc hin chng trỡnh trờn. õy chỳng em chn hng gii quyt th nht : Dựng mch s. II. Cơ sở lí thuyết thực hiện đề tài . Đề tài thực hiện chủ yếu dựa trên nguyên lí hoạt động của các mạch tổ hợp và mạch đếm nhị phân. Phn 2: Thit k mch H thng bỏo chuụng t ng ca nhúm chỳng em gm 4 khi chớnh: +Khi iu khin chuụng +Khi mỏy phỏt. +Khi mỏy thu. +Khi chuụng. S khi: * Chc nng tng khi: 1.Khi iu khin chuụng: gm b phn iu khin v b phn hin th. B phn iu khin cú nhim v bỏo chuụng ti nhng thi im xỏc nh 3 theo ý mun ca ngi s dng. Khi hin th s hin th thi gian ngi s dng tin theo dừi. 2.Khi mỏy phỏt: cú nhim v phỏt tớn hiu bỏo chuụng ra khụng trung cỏc mỏy thu cú th ng b bỏo chuụng ỳng thi im vi tin cy rt cao. 3.Khi mỏy thu: cú nhim v thu tớn hiu t ngun phỏt a ra h thng bỏo chuụng. 4.Khi bỏo chuụng: cú nhim v phỏt chuụng. Bõy gi chỳng em xin phộp i chi tit i sõu vo tng khi: PI. Khi iu khin chuụng: Khi iu khin chuụng bao gm 4 khi chớnh sau: - 4 b m : b m 45( b m thi gian ca tit hc),b m 5,10( b m thi gian ra chi, 5 ng vi tit l ,10 ng vi tớt chn) b m 2 ( m thi gian chuụng kờu) - B mó húa iu khin cỏc b m - B gii mó cỏc tớn hiu iu khin b m - B kớch cho b mó húa iu khin hot ng Ngoi ra cũn cú thờm b gii mó cho cỏc led 7 thanh v hin th +) Cỏc linh kin s dng: -IC 74LS90. -IC 74LS47. -IC 74LS08. -IC 74LS136. -IC 74LS04. -LED 7 Thanh Anot Chung. -Tranzistor 2N1711. -Xung Clock. +) S chõn v bng chc nng ca cỏc linh kiờn : IC 74LS90 (Decade Counter): Là IC thực hiện bộ đếm 10. Cấu tạo và sơ đồ chân nh sau: Chức năng các chân nh sau: 4 CP0: Đầu vào xung kích (theo sờn âm) CP1: Đầu vào xung kích (theo sờn âm) MR1, MR2: Master Reset, nếu đầu vào hai chân này đồng thời bằng 1, đầu ra sẽ đợc reset về 0 MS1, MS2: Master Set, nếu đầu vào hai chân này đồng thời bằng 1, đầu ra sẽ đợc set lên 9 Q0, Q1, Q2, Q3: các đầu ra của IC, đợc biểu diễn theo hệ nhị phân, sẽ đợc tăng lên 1 đơn vị khi có xung kích vào chân CP0. _ Bộ đếm 74LS90 là một IC tích hợp ho TTL.đây là bộ đếm không đồng bộ gồm có hai bộ đếm cơ số 2 và bộ đếm cơ số 5 .Bộ đếm cơ số có đầu vào sung Clock là CP0 và đầu ra là Q0. Bộ đếm 5 có đầu vào là CP1 và đầu ra là Q1,Q2,Q3 .Với sự kết hợp các đầu vào sung CP0,CP1 và các chân sóa ta có thể tạo ra các bộ đếm khác nh bộ đếm 60 và bộ đếm 24 trong. _ Chú ý là chân CLK B phải đợc nối với chân Q0 qua mạch ngoài để đảm bảo là bộ đếm cơ số 10 Bảng chân trị đợc cho sau đây: IC 74LS47 (BCD-to-Seven Segment Decoder): Là bộ giải mã số BCD (0 9 dới dạng nhị phân đợc đa từ đầu ra của IC 74LS90) thành đầu vào cho LED 7 thanh, làm LED 7 thanh hiển thị con số mong muốn (0 9). Sơ đồ chân và cấu tạo nh sau: 5 Bảng chức năng nh sau: LED 7 thanh Anode chung (Common-Anode Seven Segment Displays): Bộ hiển thị tơng đơng với 8 đèn LED. Khi đầu vào nào (A, B, C, D, E, F, G, DP) ở mức thấp thì đèn LED tơng ứng sẽ phát sáng. Cấu tạo và sơ đồ chân nh sau: 6 IC 74LS08 (Quad 2_Input AND Gates): Sơ đồ chân đế và bảng chức năng như sau : 7 IC 74LS04 : Bờn trong ic ny cú cỏc mch not IC 74LS136 : Tranzistor 2N1711 : Xung Clock : * Để tạo khối tạo sung tác dụng vào khối bộ đếm ta cío nhiều cách tạo ra .Nhng với cbài này ta thiết kế mạch tạo sung với độ chính sác không cao do đó ta thiết kế sơ đồ nguyên lí của khối tạo sung với các linh kiện sau : - Hai cổng NAND . - Hai điện trở mỗi điện trở có giá trị 4.7K và một tụ hóa có giá trị 100uF * Sơ đồ nguyên lí của mạch tạo sungnh sau : 8 R 1 4 . 7 K R 2 4 . 7 K C l o c k U 1 N A N D 2 1 2 3 + C 1 1 0 0 u F 0 U 2 N A N D 2 1 2 3 A_ thiết kế các bộ đếm : Như đã nêu ở trên, trong mạch của chúng em bao gồm 4 bộ đếm: - Bộ đếm 45 (45 phút) :để đếm thời gian của 1 tiết học. - Bộ đếm 5 (5 phút) : dùng để đếm thời gian nghỉ giải lao sau một tiết lẻ - Bộ đếm 10 (10 phút): dùng để đếm thời gian giải lao sau một tiết chẵn. - Bộ đếm 2 (2 giây) : dùng để đếm thời gian chuông kêu. Bây giờ em xin trình bày chi tiết cách thiết kế từng bộ đếm: 1. Bộ đếm 5: Như đã biết trong IC 74LS90 đã có sẵn bộ đếm 5 và 2, để có bộ đếm 5 và hiển thị ra led thì ta nối như sau, đầu ra là Q1 Q2 và Q3 .Các tín hiệu ra từ chân Q1,Q2,Q3 lần lượt được nối tới chân A,B,C của IC 74LS47 rồi đưa ra đèn led hiển thị, còn chân D của 7447 do không sử dụng nên được nối xuống đất. 2. Bộ đếm 10: 9 cú b m 10 ta ch cn ni chõn CLKB(CP1) vi chõn Q0 ca IC74LS90. Cũn chõn CLKA(CP0) ni vi xung clock. u ra l cỏc chõn Q0,Q1,Q2,Q3 ln lt ni vo cỏc chõn A,B,C,D ca IC74LS47 v ni ra ốn led hin th. 3. B m 45: Gm 2 b m : hng chc l b m 5 , hng n v l b m 10. Bộ đếm 10 dùng trong đếm hàng đơn vị. Bộ đếm 4 để đếm hàng chục. Ta ghép chúng lại để đợc bộ đếm 45. Việc này đợc thực hiện bằng cách đa chân Q3 của bộ đếm 10 vào chân CP0 của bộ đếm 5. Rõ ràng khi bộ đếm 10 đếm từ 9 quay về 0 (mã BCD chuyển từ 1001 sang 0000), chân Q3 sẽ cho một xung clock sờn âm vì thế nó kích thích cho bộ đếm 5 tăng thêm 1 đơn vị. Vỡ õy l b m 45 nờn khi m n 44 phi reset v 0. lm c iu ny ta ni MR1 ca hng n v v MR2 ca hng chc vo Q2 ca hng n v, v MR2 ca hng n v vi MR1 ca hng chc vi Q2 ca hng chc. Tht vy khi m n 44 thỡ Q2 ca hng n v v hng chc ng thi lờn 1( 0100 0100) Do cỏch mc nh trờn nờn MR1 , MR2 ca hng chc v MR1, MR2 ca hng n v u lờn 1 . Suy ra c hng chc v hng n v u reset v 0. 4. B m 2: 10 . Báo cáo thực tập MễN: Thiết kế mạch logic Ni dung: Thit h thng chuụng bỏo gi t ng Giỏo viờn hng dn: Sinh. giải mã là khi tín hiệu từ các chân Q0,Q1,Q2 của bộ mã hóa, qua một số mạch logic để thiết lập mức 0 hoặc mức 1 cho cực bazơ của các transistor để điều