tlktv1198

CÁC HỌ VI MẠCH LOGIC CƠ BẢN CÁC HỌ VI MẠCH LOGIC CƠ BẢN I. TỔNG QUAN……………………………………………………………… 3 1. Các họ mạch logic lưỡng cực……………………………………………3 2. Các họ mạch logic đơn cực .……………………………………………3 II. ĐẶC ĐIỂM CHUNG CỦA CÁC VI MẠCH LOGIC…………………….4 1. Phân loại các IC số………………………………….……………………4 2. Các đặc trưng…………………………………………………………… 4 III. CÁC HỌ CỔNG LOGIC………………………………………………….10 1. Họ DDL (DIODE DIODE LOGIC)…………………………………….11 2. Họ DTL (DIODE-TRANSISTOR LOGIC) ………………………… 13 3. Họ TTL (TRANSISTOR-TRANSISTOR LOGIC) ……………………13 a. Các đặc điểm của họ TTL chuẩn……………………………………… 14 b. Họ TTL cải tiến…………………………………………………………15 c. TTL với ngõ ra cực thu hở (OPEN COLLECTOR OUTPUT)……… 17 d. Họ TTL ba trạng thái (TRISTATE)…………………………………….17 1. Họ RTL (RESISTOR-TRANSISTOR LOGIC).……………………….18 2. Mạch logic MOS……………………………………………………….19 a. Họ CMOS……………………………………………………………….21 b. Cổng cơ bản NMOS………………………………….…………………26 1. Họ ECL (EMITTER COUPLED LOGIC)…………………………… .27 2. Tóm tắt đặc trưng của một vài họ cổng logic………………………… .28 3. IC số…………………………………………………………………… 29 a. Mức tích hợp…………………………………………………………….30 b. Kí hiệu vỏ của IC số…………………………………………………….30 c. Một số IC thường gặp………………………………………………… .31 CÁC HỌ VI MẠCH LOGIC CƠ BẢN z CÁC HỌ VI MẠCH LOGIC CƠ BẢN I. TỔNG QUAN Xét về cơ bản có 2 lọai thiết bị bán dẫn là lưỡng cực và đơn cực. Dựa trên các thiết bị này, các mạch tích hợp được hình thành. 1. Các họ mạch logic lưỡng cực: Các yếu tố chính của IC lưỡng cực là điện trở, diode và BJT, hai họat động trong IC lưỡng cực là: tắt và bão hòa, các họ logic lưỡng cực: • Mạch logic DDL • Mạch logic RTL • Mạch logic DCTL • Mạch logic HTL 2 CÁC HỌ VI MẠCH LOGIC CƠ BẢN • Mạch logic TTL • Mạch logic Schottky TTL • Mạch logic ECL 2. Các họ mạch logic đơn cực: Các thiết bị MOS là các thiết bị đơn cực và chỉ có các MOSFET được vận hành trong các mạch logic MOS, các mạch logic MOS là: • PMOS • NMOS • CMOS II. ĐẶC ĐIỂM CHUNG CỦA CÁC VI MẠCH SỐ 1. Phân lọai các IC số: Loại IC Các cổng căn bản Số các linh kiện Tổ hợp quy mô nhỏ SSI Nhỏ hơn 12 Lên đến 99 Tổ hợp quy mô trung bình MSI 12-99 100-999 Tổ hợp quy mô lớn LSI 100-999 100-999 Tổ hợp quy mô rất lớn VLSI Lớn hơn 1000 Lớn hơn 10000 2. Các đặc trưng: a. Tốc độ họat động , lệ thuộc vào thời gian trễ truyền đạt. - Có hai loại thời trễ truyền: Thời trễ truyền từ thấp lên cao t PLH và thời trễ truyền từ cao xuống thấp t PHL . Hai giá trị này thường khác nhau. Sự thay đổi trạng thái được xác định ở tín hiệu ra. Thí dụ tín hiệu qua một cổng đảo 3 CÁC HỌ VI MẠCH LOGIC CƠ BẢN - Tùy theo họ IC, thời trễ truyền thay đổi tử vài ns đến vài trăm ns. Thời trễ truyền càng lớn thì tốc độ làm việc của IC càng nhỏ. b. Tổn hao công suất (Power requirement ), xác định bởi tích số nguồn cung cấp Vcc và dòng Icc (giá trị trung bình của dòng Icc mức 0 và mức 1), đơn vị mW. P D (avg) = I CC (avg) . V CC c. Chỉ số giá trị , xác định bởi tích số tốc độ và công suất - Để đánh giá chất lượng IC, người ta dùng đại lượng tích số công suất-vận tốc đó là tích số công suất tiêu tán và thời trễ truyền. Chỉ số giá trị (pJ) = thời gian trì hoãn truyền đạt (ns) x công suất (mW). - Thí dụ họ IC có thời trễ truyền là 10 ns và công suất tiêu tán trung bình là 50 mW thì tích số công suất-vận tốc là: 10 ns x 5 mW =10.10 -9 x5.10 -3 = 50x10 -12 watt-sec = 50 picojoules (pj) - Chỉ số giá trị càng nhỏ càng tốt - Trong quá trình phát triển của công nghệ chế tạo IC người ta luôn muốn đạt được các IC có công suất tiêu tán và thời trễ truyền càng nhỏ càng tốt. Như vậy một IC có chất lượng càng tốt khi tích số công suất-vận tốc càng nhỏ. Tuy nhiên trên thực tế hai giá trị này thay đổi theo chiều ngược với nhau, nên ta khó mà đạt được các giá trị theo ý muốn, dù sao trong quá trình phát triển của công nghệ chế tạo linh kiện điện tử trị số này luôn được cải thiện . 4 CÁC HỌ VI MẠCH LOGIC CƠ BẢN d. Hệ số tải , là số cổng có thể được vận hành bởi một cổng, hệ số tải càng cao càng thuận lợi. e. Các tham số dòng và áp - V CC : Điện thế nguồn (power supply): khoảng điện thế cho phép cấp cho IC để hoạt động tốt. Thí dụ với IC số họ TTL, V CC =5±0,5 V , họ CMOS V DD =3- 15V (Người ta thường dùng ký hiệu V DD và V SS để chỉ nguồn và mass của IC họ MOS) - Điện áp đầu vào ở mức cao V IH (High level input voltage) : điện áp tối thiểu mà cổng có thể nhận biết mức 1 - Điện áp đầu vào ở mức thấp V IL (Low level input voltage) : điện áp tối đa mà cổng có thể nhận biết mức 0 - Điện áp đầu ra ở mức cao V OH (High level output voltage) : điện áp tối thiểu tại đầu ra tương ứng mức 1 - Điện áp đầu ra ở mức thấp V OL (Low level output voltage) : điện áp tối đa tại đầu ra tương ứng mức 0 - Cường độ dòng điện đầu vào mức cao I IH (High level input current) : dòng tối thiểu được cung cấp tương ứng với mức 1 - Cường độ dòng điện đầu vào mức thấp I IL (Low level input current) : dòng tối đa được cung cấp tương ứng với mức 0 - Cường độ dòng điện đầu ra mức cao I OH (High level output current) : dòng cực đại mà ngõ ra cung cấp tương ứng với mức 1 - Cường độ dòng điện đầu ra mức thấp I OH (Low level output current): dòng cực tiểu mà ngõ ra cung cấp tương ứng với mức 0 - I CCH ,I CCL : Dòng điện chạy qua IC khi ngõ ra lần lượt ở mức cao và thấp. f. Nhiễu - Các tín hiệu nhiễu như tia lửa điện, cảm ứng từ có thể làm thay đổi trạng thái logic của tín hiệu do đó ảnh hưởng đến kết quả hoạt động của mạch. - Tính miễn nhiễu của một mạch logic tùy thuộc khả năng dung nạp hiệu thế nhiễu của mạch và được xác định bởi lề nhiễu. Lề nhiễu có được do sự chênh lệch của các điện thế giới hạn (còn được gọi là ngưỡng logic) của mức cao và thấp giữa ngã ra và ngã vào của các cổng 5 CÁC HỌ VI MẠCH LOGIC CƠ BẢN - Tín hiệu khi vào mạch logic được xem là mức 1 khi có trị >V IH (min) và là mức 0 khi <V IL (max). Điện thế trong khoảng giữa không ứng với một mức logic nào nên gọi là vùng bất định. Do có sự khác biệt giữa V OH (min) với V IH (min) và V OL (max) với V IL (max) nên ta có 2 giá trị lề nhiễu: Lề nhiễu mức cao: V NH = V OH (min) - V IH (min) Lề nhiễu mức thấp: V NL = V IL (max) - V OL (max) - Khi tín hiệu ra ở mức cao đưa vào ngã vào, bất cứ tín hiệu nhiễu nào có giá trị âm và biên độ >V NH đều làm cho điện thế ngã vào rơi vào vùng bất định và mạch không nhận ra được tín hiệu thuộc mức logic nào. Tương tự cho trường hợp ngã ra ở mức thấp tín hiệu nhiễu có trị dương biên độ >V NL sẽ đưa mạch vào trạng thái bất định. 6 CÁC HỌ VI MẠCH LOGIC CƠ BẢN g. Mi ề n nhiệt độ họat động , từ 0-70 0 C cho các ứng dụng tiêu dùng và công nghiệp, từ 55 0 C – 125 0 C cho các mục đích quân sự. h. Logic cấp dòng và logic nhận dòng - Một mạch logic thường gồm nhiều tầng kết nối với nhau. Tầng cấp tín hiệu gọi là tầng thúc và tầng nhận tín hiệu gọi là tầng tải. Sự trao đổi dòng điện giữa hai tầng thúc và tải thể hiện bởi logic cấp dòng và logic nhận dòng. Hình (a) cho thấy hoạt động gọi là cấp dòng: Khi ngã ra mạch logic 1 ở mức cao, nó cấp dòng I IH cho ngã vào của mạch logic 2, vai trò như một tải nối mass. Ngã ra cổng 1 như là một nguồn dòng cấp cho ngã vào cổng 2 Hình (b) cho thấy hoạt động gọi là nhận dòng: Khi ngã ra mạch logic 1 ở mức thấp, nó nhận dòng I IL từ ngã vào của mạch logic 2 xem như nối với nguồn V CC . - Thường dòng nhận của tầng thúc khi ở mức thấp có trị khá lớn so với dòng cấp của nó khi ở mức cao, nên người ta hay dùng trạng thái này khi cần gánh những tải tương đối nhỏ, ví dụ khi chỉ cần thúc cho một led, người ta có thể dùng mạch (Hình a) mà không thể dùng mạch (Hình b). 7 CÁC HỌ VI MẠCH LOGIC CƠ BẢN i. Tính Schmitt Trigger - Trong phần giới thiệu lề nhiễu, ta thấy còn một khoảng điện thế nằm giữa các ngưỡng logic, đây chính là khoảng điện thế ứng với transistor làm việc trong vùng tác động. Khoảng cách này xác định lề nhiễu và có tác dụng làm giảm độ rộng sườn xung (tức làm cho đường dốc lên và dốc xuống của tín hiệu ra dốc hơn) khi qua mạch. Lề nhiễu càng lớn khi vùng chuyển tiếp của ngã vào càng nhỏ, tín hiệu ra thay đổi trạng thái trong một khoảng thời gian càng nhỏ nên sườn xung càng dốc. Tuy nhiên vẫn còn một khoảng sườn xung nằm trong vùng chuyển tiếp nên tín hiệu ra không vuông hoàn toàn. 8 CÁC HỌ VI MẠCH LOGIC CƠ BẢN - Để cải thiện hơn nữa dạng tín hiệu ngã ra, bảo đảm tính miễn nhiễu cao, người ta chế tạo các cổng có tính trễ điện thế, được gọi là cổng Schmitt Trigger (hình a). Hình (b) mô tả mối quan hệ giữa V out và V in của một cổng đảo Schmitt Trigger. Ký hiệu các cổng Schmitt Trigger. j. Yêu cầu v ề nguồn k. Tính đa dạng , khả năng tích hợp, giá thành, chế tạo, dễ phối hợp với vi mạch công nghệ khác. 9 CÁC HỌ VI MẠCH LOGIC CƠ BẢN III. CÁC HỌ CỔNG LOGIC 1. HỌ DDL (DIODE DIODE LOGIC) Là họ cổng logic do các diode bán dẫn tạo thành. (a) Sơ đồ cổng AND (b)Sơ đồ cổng OR Nguyên lý hoạt động của cổng rất đơn giản. Đối với trường hợp (a) chỉ duy nhất một tổ hợp biến vào A = B = H (logic 1) làm cả hai diode D1, D2 đều bị khóa và đầu ra Y lấy mức H, nghĩa là mạch thể hiện một cổng AND. Ngược lại, đối với hình (b), chỉ duy nhất tổ hợp A = B = L mới không tạo được dòng qua các diode và sụt áp trên R1 = 0. Tương ứng, đầu ra lấy mức L. Trường hợp này mạch thể hiện một cổng OR. Ưu điểm của họ DDL: 10