TÌM HIỂU VI xử lý PENTIUM 4

BÁO CÁO BÀI TẬP NHÓM : K Thut Vi X  GV: u Đề tài : TÌM HIỂU VI XỬ LÝ PENTIUM 4  NỘI DUNG BÁO CÁO: A. Gii thiu VXL P4 (xut x t s m ni bt) B. N  c  mi   khi  C, chn  Tp lnh C. Kt lun D. u tham kho  CHI TIẾT BÁO CÁO A. GIỚI THIỆU VXL INTEL PENTIUM 4  vi x   ki h th 7 do Intel sn xut,  thit k CPU hoa h k t t k mi c g, , kin c to ma k r thit k Pentium Pro/P6. Mt s   ni b   ng trong ki       ng) m rng s nh x , u su    ng lnh b chm tr khi chuyn t b nh n CPU, Rapid Execution c b ng x c, bus h thng           Advanced Transfer Cache, Advanced Dynamic Execution, , Streaming c ci tin nhm to ra nhng BXL t , kh , x n t. Ghi nhi s ra i c t n t , y vi t   Double Data Rate). B. NỘI DUNG CHÍNH I. CÁC CÔNG NGHỆ MỚI Kh p mt s  m n b mi nht cc thit k mch, qun c   thc hic   ca  h c. 1. Hyper-Pipelined Technology - Công nghệ Siêu ống  mc gii thiu trong Vi ki g a "ng" x nh c c s dng   h CPU Pentium III. Lnh c thc hin (20 stages) trong vi ki, so vn trong vi ki ng l c mc xung nh 2. Execution Trace Cache  nh m cnh 8KB b nh m  cha d liu (data cache), Pentium 4 c kh  n 12K vi lnh  c gi   micro-ops) nh   ng t  thc thi lnh ca CPU. 3. Rapid Execution Engine - Cơ chế thực thi (lệnh) nhanh chóng c thc hin d Lu hc (Arithmetic Logical Unit - c thit k  c hinh s hc (cng, tr, -And, Hoc-i t gp 2 ln tn s x n ca b x y CPU Pentium 4 -   c hi    i t  4.0     - 2.53Ghz (bus 533Mhz) thc hin vi t 5.1Ghz. 4. Advanced Transfer Cache (ATC)  nh m cc thit k  loi: 512 KB L2 ATC v CPU 2.8Ghz - 2.53Ghz - 2.40Ghz - 2.40(B)Ghz - 2.26Ghz - 2.20Ghz -  t 1.2Ghz - 2.0Ghz. ATC cung c     ng rt cao (high data throughput channel) v ca CPU (CPU core). ATC bao gm mt giao din 256-bit (32 byte)  truyn d lii xung  tr t cao gp 4 ln t truyn d liu ca L2 Cache s d : CPU Pentium 4 -  truyn d li, so vi t truyn d lia Pentium III - 1.0 Ghz. 5. Out-Of-Order Execution -of-,      , chi , pipeline .    pipeline. -   6. Branch Prediction (phỏng đoán nhánh)  NetBurst ,  ,    Branch Target Buffer (BTB).  . 7. Rapid Execution Engine Trong Pentium 4, ALU (Arithmetic Logic Unit) AGU (Address Generation Unit) . Rapid execution engine         .                         ALU. 8. Quad Data Rate Pentium 4 .   Quad Data Rate (QDR).    CPU Pentium 4  400Mhz System bus,    -ps  Pentium III (133Mhz system bus). Real Clock Performance Transfer Rate 100 MHz 400 MHz 3.2 GB/s 133 MHz 533 MHz 4.2 GB/s 200 MHz 800 MHz 6.4 GB/s 266 MHz 1, 066 MHz 8.5 GB/s 9. Enhanced Floating Point & Multimedia Unit B x  ru chng (floating-point register) i 128-t thanh ghi m rng nhm phc v vic di chuyn d liu. Do vy, kh    ng dng du chng (t t cu, s li , s liu khoa hn (d , x  hng rt nhiu. 10. Streaming SIMD Extension 2 (SSE2) Instructions p lnh h tr  ha m rc thit k cho Pentium 4. Vi ki  rng kh  u cca   nh m g s n-bit (128-b    du ch ng (128-bit SIMD double-precision floating-point operations). nh m c hng d, x - nh, , thoa hc 11. Hyper Threading (siêu phân luồng)           ,  . -Threading,  , (separate program counter),   . II. SƠ Đồ KHỐI, CẤU TRÚC, CHỨC NĂNG CÁC BỘ PHẬN 1. Sơ đồ khối bộ VXL Intel Pentium IV. M     FSB 400MHz nh k thut QDR (Quad Data Rate),  ,  266MHz s d Double Da AMD. Nh vy, n 3.2GB/s.  Execution Trace CacheL1 instruction cache   , , P  Advanced Dynamic Execution,  -of-order execution).  Rapid Execute Engine, c vi xung nhp gp a CPU. 1. Hyper Pipeline        ,  20 tầng Pipeline của Pentium IV:  Stage 1 & 2 - Trace cache next instruction pointer:    Stage 3 & 4 - Trace cache fetch:   Stage 5 - Drive: resource allocator   Stage 6 - Allocate:    Stages 7 & 8 - Rename:    Stage 9 - Queue:     ,            Stages 10, 11, 12 - Schedule: scheduler sp xp lnh nhm gi cho mi   u ho   , n   x  u ch ng rnh ri, scheduler ly ra mt lnh x u ch g , mnh ti t lnh x    Stages 13 & 14 - Dispatch:   Stages 15 & 16 - Register Files:   Stage 17 - Execute:   Stage 18 - Flags: t.  Stage 19 - Branch Check:     Stage 20 - Drive:  ,  , ,  ,                     ,    ,   ,  ,   ). 2. Bộ nhớ đệm a. Advanced transfer cache (Advanced L2 cache) Pentium 4  - -bit. Vi m n ta s thi Pentium 4  mi Pentium 4  mc xung 1.5 GHz, nhanh  . b. Execution trace cache               ,     - x 100 /8). [...]... không tương thích với vi lệnh của CPU khác Ví dụ vi lệnh của Pentium III khác với vi lệnh của Pentium IV, khác với vi lệnh của Athlon 64 Tuỳ theo tính phức tạp của lệnh x86 mà nó sẽ được decode thành một số lệnh RISC nào đó Bộ giải mã của Pentium IV có thể giải mã một lệnh x86 mỗi xung clock thông thường một lệnh x86 giải mã cần 4 vi lệnh Nếu một lệnh x86 phức tạp có thể nhiều hơn 4 vi lệnh, nó được định... unit tùy theo kiểu của vi lệnh:  Memory scheduler unit: cho những vi lệnh liên quan đến bộ nhớ Những vi lệnh này đến từ hàng đợi của các vi lệnh bộ nhớ (memory microinstruction queue)  Fast scheduler unit: cho những vi lệnh đơn giản  Slow / General FP scheduler unit: cho những vi lệnh khác và những vi lệnh xử lý dấu chấm động phức tạp  Simple FP scheduler unit: cho những vi lệnh dấu chấm động đơn... lệnh được thực thi nhiều lần, thì vi lệnh đã được giải mã sẵn và lưu trong Trace Cache, và không cần giải mã lại nhiều lần như các VXL thế hệ trước Giống như Fetch Unit, Trace Cache cũng có Branch Target Buffer (BTB) lên tới 4K vi lệnh Trong CPU của Intel thế hệ thứ 6, như Pentium III, bộ đệm này chỉ có 512 vi lệnh và trong thế hệ thứ 5, như bộ xử lý Pentium chỉ có 256 vi lệnh 3 Bộ giải mã - Decoder Từ... và 1 có thể gửi hai vi lệnh trong một xung clock tới 2 rapid execution ALU, do đó số lượng tối đa các vi lệnh có thể được chuyển đi trong một xung clock là 6:  Hai vi lệnh cho cổng 0  Hai vi lệnh cho cổng 1  Một vi lệnh cho cổng 2  Một vi lệnh cho cổng 3 Một điều chúng ta cần nhớ là những lệnh phức tạp có thể cần đến vài xung clock để xử lí Ví dụ ở cổng số 1, có một đơn vị xử lý dấu chấm động Trong... rằng Pentium IV thực sự có tới có 256 thanh ghi: 128 cho những lệnh số nguyên và 128 thanh ghi cho lệnh dấu chấm động và lệnh SSE Renamer của Pentium IV có khả năng xử lí ba vi lệnh trong một xung clock Sau đó từ renamer vi lệnh đi tới hàng đợi 5 Scheduler Scheduler là trái tim của hệ thống out-of-order Pentium IV Mục đính của Scheduler là giữ cho mọi execution unit trong CPU luôn luôn làm vi c Các vi. .. không nhanh hơn khi kiểm nghiệm Benchmark Điều này khiến người dùng có khuynh hướng lựa chọn những bộ vi xử lí Pentium 4 vì theo họ bộ vi xử lí nào có tốc độ cao hơn sẽ chạy hiệu quả hơn, mặc dù điều đó là không phải Trong khi đó công nghệ HyperThreading (HT) được giới thiệu vào giai đoạn giữa của Pentium 4 lại chỉ thành công về khía cạnh … marketing Lợi ích mà HT đem lại thấp (và đôi khi còn kém hơn không... thực sự CPU có thể có đến 7 lệnh cùng được xử lý một lúc III TẬP LỆNH  Khuôn dạng lệnh P4  Các nhóm lệnh: 1 General Pupose (Nhóm lệnh chung) 2 System Instructions (Các lệnh hệ thống) 3 x87 FPU 4 x87 FPU và SIMD 5 Công nghệ MMX 6 SSE 7 SSE2 8 SSE3 9 IA-32e: 64- Bit Mode (chế độ 64 bit) 1 General-purpose instructions Đây là nhóm lệnh tính toán cơ sở mà lập trình vi n thường xuyên sử dụng nhất Bao gồm:... tả các vi lệnh tương ứng sẽ được dịch ra 4 Allocator và Register Renamer Trong giai đoạn alloc, allocator sẽ:  Dành ra một trong 126 reorder buffers (ROB) cho vi lệnh hiện thời Nó cho phép thực hiện vi lệnh không theo thứ tự (out-of-order), CPU có thể đặt chúng trở lại thứ tự cũ sủ dụng bảng này  Dành ra một trong 128 register files (RF) để lưu trữ kết quả dữ liệu từ xử lí vi lệnh  Nếu vi lệnh... (R)DI SYSRET: trở về từ lời gọi hệ thống nhanh C KẾT LUẬN Intel đã đưa ra Pentium 4 nhằm tập trung vào tốc độ xung nhịp cao với thiết kế pipeline rất dài Tuy đúng là cách làm này sẽ tạo ra tốc độ rất cao nhưng nó cũng đồng nghĩa với hiệu suất làm vi c lại giảm đi vì vi c thực hiện một lệnh cần quá nhiều giai đoạn CPU pentium 4 thường có xung nhịp cao hơn những CPU của AMD, nhưng lại không nhanh hơn... xếp những vi lệnh theo kiểu của chúng Sau đó nó có thể gửi mỗi vi lệnh trực tiếp tới Execution Unit tương ứng để xử lí Những Execution Unit được nối tới Scheduler qua 04 cổng gửi đi (dispatch port) được đánh số từ 0 tới 3, như hình dưới đây: 6 Execution Unit Như đã đề cập, Pentium IV có bốn cổng gửi đi đánh số từ 0 tới 3 Mỗi cổng được nối tới một, hai hoặc ba đơn vị thực thi (execution unit) Pentium . BÁO CÁO BÀI TẬP NHÓM : K Thut Vi X  GV: u Đề tài : TÌM HIỂU VI XỬ LÝ PENTIUM 4  NỘI DUNG BÁO CÁO: A. Gii thiu VXL P4 (xut x t s m ni bt). y CPU Pentium 4 -   c hi    i t  4. 0     - 2.53Ghz (bus 533Mhz) thc hin vi t 5.1Ghz. 4. Advanced.    CPU Pentium 4   40 0Mhz System bus,    -ps  Pentium III (133Mhz system