Thiết kế mạch đếm đồng bộ với Kđ = 16 có nghĩa là thiết kế một mạch đếm thay đổi trạng thái đếm khi có một xung đồng hồ đưa đến, mạch này có thể đếm từ 0 => 15
BÁO CÁO MÔN HỌC THIẾT KẾ MẠCH SỐ Đề tài: thiết kế mạch đếm đồng bộ với K đ = 16. I. PH Â N TÍ C H YÊU C Ầ U T H I ẾT KẾ: Thiết kế mạch đếm đồng bộ với K đ = 16 có nghĩa là thiết kế một mạch đếm thay đổi trạng thái đếm khi có một xung đồng hồ đưa đến, mạch này có thể đếm từ 0 => 15 rồi lại đếm ngược trở lại, nó có chu trình đếm là 16 II. SƠ ĐỒ K HỐ I CỦ A M ẠC H : Bộ tạo xung Bộ đếm đồng bộ Bộ giải mã địa chỉ Bộ hiển thị Chức năng cơ bản của các khối: Bộ tạo xung: tạo xung đồng bộ điều khiển có chu kỳ không đổi hoạt động của mạch. Bộ đếm đồng bộ: tạo ra các xung đếm chuyển từ 0 tới 15 sau khi nhận được một xung đồng bộ dưới dạng mã N-BCD 8421 Bộ giải mã: chuyển mã nhận được từ mạch đếm là mã BCD sang thành một dạng mã có thể biễu diễn được. Bộ hiển thị: nhận xung giải mã và hiển thị kết quả. III. PH Â N TÍ C H C H ỨC NĂ N G CÁC KH Ố I: 1. Sơ đồ c ủ a từ n g k h ố i: A. Bộ tạo xung Dựa vào chế độ tạo xung vuông của mạch đa hài phiếm định dùng IC NE555 ta có thể xây dựng một bộ tạo xung cho mạch đếm. Công nghệ chế tạo: TTL - transistor-transistor logic Lí do: IC555 phổ biến và đơn giản. Chức năng : tạo xung vuông để cấp cho mạch đếm Sơ đồ chân: Chân 1: (GND) - chân nối mass. cho nối GND để lấy dòng cấp cho IC hay chân còn gọi là chân chung. Chân 2 : (Trigger) đầu vào kích khởi dùng để đặt xung kích thích bên ngoài khi mạch làm việc ở chế độ đa hài đơn ổn. Đây là chân đầu vào thấp hơn điện áp so sánh và được dùng như 1 chân chốt hay ngõ vào của 1 tần so áp.Mạch so sánh ở đây dùng các transitor PNP với mức điện áp chuẩn là 2/3Vcc. Chân 3: (Output) - Ngõ ra Chân này là chân dùng để lấy tín hiệu ra logic. Trạng thái của tín hiệu ra được xác định theo mức 0 và 1. 1 ở đây là mức cao nó tương ứng với gần bằng Vcc nếu (PWM=100%) và mức 0 tương đương với 0V nhưng mà trong thực tế mức 0 này ko được 0V mà nó trong khoảng từ (0.35 ->0.75V) . Chân 4: (Reset) - Chân xóa , nó có thể điều khiển xóa điện áp đầu ra khi điện áp đặt vào chân này từ 0.7 V trở xuống (mức thấp) Dùng lập định mức trạng thái ra. Khi chân số 4 nối masse thì ngõ ra ở mức thấp. Còn khi chân 4 nối vào mức áp cao thì trạng thái ngõ ra tùy theo mức áp trên chân 2 và 6.Nhưng mà trong mạch để tạo được dao động thường hay nối chân này lên VCC. Chân 5: (Control Voltage) - Chân điện áp điều khiển dùng làm thay đổi mức áp chuẩn trong IC. Tuy nhiên trong các mạch ứng dụng chân số 5 nối mass qua 1 tụ từ 10nF --> 100nF tác dụng lọc bỏ nhiễu cho mức áp chuẩn ổn định. Chân 6: (Threshold) – Điện áp n gƣ ỡng là một trong những chân đầu vào so sánh điện áp khác và cũng được dùng như 1 chân chốt. Chân 7: (Discharge) – Chân phóng điện có thể xem chân này như 1 khóa điện tử và chịu điều khiển bỡi tầng logic của chân 3 .Khi chân 3 ở mức áp thấp thì khóa này đóng lại.ngược lại thì nó mở ra. Chân 7 tự nạp xả điện cho 1 mạch R-C lúc IC 555 dùng như 1 tầng dao động . Chân 8: (Vcc) Cấp nguồn nuôi cho IC. Nguồn nuôi cấp cho IC khoản từ +5V--> +15V , tối đa là = +18V Đóng vỏ ICNE555 Cấu tạo bên trong & Nguyên lý hoạt động : Nguyên tác họat động: Chân ngương (threshold) số 6 được nối với chân nảy (trigger) số 2 ,nên hai chân này có cùng điện áp là điện áp trên tụ C1, để so sánh với điện áp chuẩn 2/3 Vcc và 1/3 Vcc bởi OP-AMP(1) và OP-AMP (2). Chân 5 có tụ nhỏ 0.01 µF nối mass để lọc nhiểu tần số cao có thể làm ảnh hưởng điện áp chuẩn 2/3 Vcc. Khi cấp điện cho mạch: -Giai đọan 1 : điên áp trên tu nhỏ hon 1/3 Vcc nên OP-AMP (1) ngõ ra mức 0, OP-AMP (2) ngõ ra ở mức 1. Mạch Flipflop được kích , ngõ ra mức 0 ở chân Q - qua cổng "not" chân OUTPUT (3) ra ở mức 1. Transistor T1 không được kích nên ngưng dẩn, điên áp trên tụ C1 được tiếp tực nap . -Giai đọan 2 : sau khoang thời gian tụ C1 được nạp qua điện trở R1 và R2, điện áp trên tang lên lớn hơn 1/3 Vcc. OP-AMP (2) có ngõ ra mức 0 ,OP-AMP (1) ngõ ra tiếp tục giử mức 0. Mach Flipflop giử trang thái mức 1 như ban đầu, chân OUTPUT(3) mức 1. Transistor T1 không được kích nên ngưng dẩn. Tự C1 tiếp tục dược nap. -Giai đọan 3 : tụ C1 được nạp điện áp lớn hơn 2/3 Vcc , lúc nay OP-AMP(1) có ngõ ra ở mức 1.Chận reset của mạch Flipflop được kích ,nên Q- ở mức 1, chân OUTPUT lức này trở về mức 0.Trasistor T1 được Q- kích nên dẩn, tụ C1 bắt đầu xả qua điện trở R2 vào chân 7 của IC 555 rồi xuống mass. Bảng chân trị Flipflop Reset Set Q Q- 0 0 Q 0 Q0- 0 1 1 0 1 0 0 1 -Giai đọan 4 : tụ C1 xả điện áp và nhỏ hơn 2/3 Vcc , OP-AMP (1) có ngõ ra bằng 0, OP- AMP (2) có ngõ ra mức 0, mạch Flipflop giử nguyên trang thái mức 1, ngõ ra vẩn ở mức không .Transistor T1 tiêp tưc dẩn ,tụ C1 tiếp tụ xả qua R2. -Giai đọan 5 : tụ C1 xả điện áp đến lức nhỏ hon 1/3Vcc, lúc này OP-AMP(2) có ngõ ra mức 1, OP-AMP (1) có ngõ ra bằng 0, nên mạch Flipflop được set lên mức 1.Chân Q- ra mức 0 ,OUTPUT ra mức 1.Transistor ngưng dẫn, tụ C1 bắt đầu nạp và quai lai giai đọan 1. Tần số dãy xung đầu ra: Thời gian tồn tại xung T 1 (độ rộng xung) phụ thuộc vào tốc độ nạp của tụ C từ nguồn cung câp, nghĩa là tỷ lệ với hằng số thời gian nạp τ n = (R 1 + R 2 ).C 1 ta có: T 1 = (R 1 +R 2 )ln2 Thời gian không có xung T 2 (thời gian nghỉ) phụ thuộc vào sự phóng điện của tụ C qua chân phóng điện số 7, nghĩz là tỉ lệ với hằng số thời gian τ p = R 2 C và: T 2 = R 2 ln2 Vậy tần số của dãy xung ở đầu ra: f = 1 = 1 = 1 1 . 4 4 T 1 T + 2 T ln 2( 1 R + 2 2 R ). 1 C ( 1 R + 2 2 R ). 1 C R 1 = 10kΩ R 2 = 10kΩ C 1 = 47μF f 1 . 4 4 1 . 4 4 1Hz = ≈ ( 1 R + 2 2 R ). 1 C (10kΩ + 2.10k )Ω .47 µ F Cứ 1s sẽ có một xung điều khiển đến bộ phận đếm. B. Bộ Phận Đếm Trong kỹ thuật số có vi mạch đếm đồng bộ phổ biến được sử dụng là 74ls90 vì nó là vi mạch đếm module 10 vi mạch này có thể đếm từ 0 => 9 Công nghệ chế tạo : TTL Đóng vỏ IC7490 Sơ đồ chân: STT Tên Chân – Kí hiệu Chức năng 1 CP 1 (input B) Chân đầu vào đưa xung đồng hồ vào các flip flop B, C, D 2 MR 1 (R0 1 ) Một trong hai chân Reset, thiết lập chế độ làm việc của IC 3 MR 2 (R0 2 ) Một trong hai chân Reset, thiết lập chế độ làm việc của IC 4 NC No Connection – Không sử dụng chân này 5 Vcc Nguồn cung cấp : Nguồn một chiều +5V 6 MS 1 (R9 1 ) Một trong hai chân Set, thiết lập chế độ làm việc của IC 7 MS 1 (R9 2 ) Một trong hai chân Set, thiết lập chế độ làm việc của IC 8 Q 2 (Q C ) Một trong bốn chân đầu ra của IC 9 Q 1 (Q B ) Một trong bốn chân đầu ra của IC 10 GND Chân nối đất 11 Q 3 (Q D ) Một trong bốn chân đầu ra của IC 12 Q 0 (Q A ) Một trong bốn chân đầu ra của IC 13 NC No Connection – Không sử dụng chân này 14 CP 0 (input A) Chân đầu vào đưa xung đồng hồ vào flip flop A (flip flop đầu tiên) Nhận xét: IC74LS90 có thể chia làm 2 phần: • Các chân thực hiện nhiệm vụ đếm : Đầu vào: các chân CLK gồm CP 1 (input B); CP 0 (input A); Vcc Đầu ra: Q 0 (Q A ); Q 1 (Q B ); Q 2 (Q C ); Q 3 (Q D ) • Các chân thiết lập chế độ làm việc của IC74LS90: Đầu vào: MR 1 (R0 1 ); MR 2 (R0 2 ); MS 1 (R9 1 ); MS 1 (R9 2 ) Đầu ra: Q 0 (Q A ); Q 1 (Q B ); Q 2 (Q C ); Q 3 (Q D ) [...]... (trở về 9) cho bộ đếm nghịch thì hai chân MS1 và MS2 phải ở mức 1 Còn các trạng thái còn lại là IC74LS90 thực hiện chức năng đếm Để thiết kế một mạch đếm động bộ (thuận) có thể đếm được từ 0 => 15 ta dùng 2 IC74LS và các chân reset được nối với nhau để tạo trạng thái reset cho cả bộ đếm: Mạch có thiết kế như sau: Nguyên lý: Cách đếm của mạch thực hiện như sau: 1 Khi ta cấp một xung đồng hồ có tần... tối thiểu hóa ta được kết quả như sau: KA = JA = 1 KB = A; JB = AD KC = JC = AB KD = A; JD = ABC Kết quả này phù hợp với mô hình cấu tạo bên trong của IC74LS90 Chu kỳ hoạt động của một IC7490 thông qua sơ đồ xung nhƣ sau: • Các chân thiết lập chế độ làm việc của IC74LS90 Để thiết lập trạng thái Reset cho IC74LS90 (trở về 0) cho bộ đếm thuận thì hai chân MR1 và MR2 phải ở mức 1 Để thiết lập trạng thái... sẽ đếm từ 0 => 9 2 Khi IC1 đếm tới 9 (1001) rồi tự động quay về 0 (0000) sẽ tạo ra một xung đồng hồ đưa vào chân 14 của IC2 khiến cho IC2 đếm từ 0 => 1 3 Khi IC1 đếm lần hai từ 0 => 5, nó sẽ dừng lại ở giá trị 6 (0110) vì sơ đồ thiết kế chân QB (= 1) và QC (= 1) của IC1 đi qua cống AND (74LS08) đưa tới đầu MR2 (cả hai IC) thiết lập giá trị 1 Đồng thời, IC2 đếm tới 1 (0001) cũng dừng lại vì chân QA (=. .. chân QA (= 1) của IC2 được đến chân MR1 (của cả hai IC) thiết lập giá trị 1 Theo bảng trạng thái khi hai chân MR1, MR2 cùng = 1 thì bốn đầu ra của IC74LS90 sẽ bằng 0 Mạch sẽ quay lại đếm từ đầu Vây, Mạch chỉ có thể đếm từ 0 tới 15 Khi đếm tới 16, mạch sẽ tự quay lại đếm từ đầu Trong bộ phận đếm có dùng IC7408 hoạt động nhƣ một cổng AND: Vcc = +5V C Bộ phận giải mã Sử dụng IC74LS47 dùng để giải mã BCD...• Các chân thực hiện nhiệm vụ đếm: Cấu tạo bên trong và nguyên lý hoạt động: Qn => Qn+1 J K 0 => 0 0 X 0 => 1 1 X 1 => 0 X 1 1 => 1 X 0 Bảng trạng thái bộ đếm: Số xung đếm Kết quả đầu ra Trạng thái bộ đếm QA (12) QB (9) QC (8) QD (11) 0 0 0 0 0 0000 1 1 0 0 0 0001 2 0 1 0 0 0010 3 1 1 0 0 0011 4 0 0 1 0 0100 5 1 0... nối với nhau theo hình số 8 dùng để hiện thị các số thập phân từ 0 đến 9 Bảng mã hiện thị của kiểu Anode chung Và mã hiển thị của kiểu mắc Cathode chung Trong mạch này ta dùng Led 7 đoạn mắc theo kiểu anode chung để phù hợp với kết quả của mạch giải mã 74LS47 Cách cấp nguồn cho mạch : Chân 3 và chân 8 nối với nguồn Do đèn LED chỉ có điện áp 3V nên phải mắc điện trở phân áp IV SƠ ĐỒ NGUYÊN LÝ TOÀN MẠCH... do đó nó luôn được nối đất RBI - - LT - - BI/RBO Lamp Test Ta phải cho giá trị của chân này = 1 để mạch hiển thị kết quả bình thường Blanking Input/ Ripple Blanking Output Ta phải cho giá trị của chân này = 1 để mạch hiển thị kết quả bình thường Cấu tạo bên trong và nguyên lý hoạt động: Kết quả hiện thị cho ra ở LED 7 đoaạn Anode Đóng vỏ IC7447 D LED 7 ĐOẠN Cấu tạo: LED bảy đoạn sáng (thực... thanh hiện thị các giá trị đếm Con này chắc là cũng không cần phải giải thích nhiều vì con này không như 74LS90 Sau đây là bảng chân lý các mức hiện thị sau khi giải mã BCD Sơ đồ chân: Chân Chức năng A0 => A3 Đầu vào mã BCD a => g Đầu ra mã LED Vcc Nguồn cấp +5V GND Chân nối đất Ripple Blanking Input Chân này khi được kích hoạt (khi = 0) cho tất cả các đầu ra bằng 1 (đồng thời khi tất cả các đầu... mạch giải mã 74LS47 Cách cấp nguồn cho mạch : Chân 3 và chân 8 nối với nguồn Do đèn LED chỉ có điện áp 3V nên phải mắc điện trở phân áp IV SƠ ĐỒ NGUYÊN LÝ TOÀN MẠCH Sử dụng phần mềm Proteus ta vẽ được mạch sau: . THIẾT KẾ MẠCH SỐ Đề tài: thiết kế mạch đếm đồng bộ với K đ = 16. I. PH Â N TÍ C H YÊU C Ầ U T H I ẾT KẾ: Thiết kế mạch. đếm đồng bộ với K đ = 16 có nghĩa là thiết kế một mạch đếm thay đổi trạng thái đếm khi có một xung đồng