Báo cáo bài 11 thực hành điện điện tử cơ bản

ây là báo cáo thực hành bài 11, môn Thực hành điện điện tử cơ bản, trường Đại học công nghệ thông tin. UITBài 11. Khảo sát flipflop và ứng dụng11.1 Mục tiêu Khảo sát các hoạt động của các flipflop cơ bản. Ứng dụng flipflop để chế tạo các mạch đếm, thanh ghi.

BÁO CÁO BÀI 11

Môn: Thực hành Điện – Điện tử cơ bản

KHOA KỸ THUẬT MÁY TÍNH

- -Bài 11 Khảo sát flip-flop và ứng dụng

11.1 Mục tiêu

Khảo sát các hoạt động của các flip-flop cơ bản

Ứng dụng flip-flop để chế tạo các mạch đếm, thanh ghi

11.2 Câu hỏi chuẩn bị

1 Nêu kí hiệu flip-flop, bảng trạng thái và phương trình của các flip-flop RS, JK, D, T?

Bảng 11-1 xác định vị trí của linh kiện trên bộ thí nghiệm:

TT Tên thiết bị/tín hiệu Vị trí board số và tên

1 1 ! ! 1 1 ! !

11.3.1.2 Flip-flop RS dùng cổng NOR

Kết nối mạch như Hình 11-2 do không có cổng NOR nên thay thế bằng cổng OR

và NOT

Chuyển đổi các SW1 và SW2 rồi điền kết quả vào Bảng 11-2 (bên phải)

Hãy cho biết trạng thái cấm của FF RS dùng cổng NAND và cổng NOR?

 Trạng thái cấm:

+ FF RS dùng cổng NAND: S = 0, R = 0 , S = 1, R = 1

+ FF RS dùng cổng NOR: S = 1, R = 1

11.3.2 Khảo sát flip-flop – IC 74LS112

11.3.2.1 Khảo sát datasheet của IC 74LS112

Tra cứu datasheet để biết đầy đủ sơ đồ chân, bảng trạng thái, chức năng và cácthông số của IC, sau đây là tóm tắt sơ đồ chân, sơ đồ logic và bảng trạng thái của

IC như Hình 11-3:

Các trạng thái hoạt động của IC flip-flop 74LS112

11.3.2.2 Sơ đồ chân IC 74112 trên bộ thí nghiệm

Hai IC 74112 gắn trên bộ thí nghiệm có sơ đồ kết nối với test board với các tên như Hình 11-5

Hai IC có số thứ tự là IC8 và nằm IC9 ở board số 2 và nguồn IC đã được cung cấp.

Các ngõ vào PRE và CLR đã treo lên nguồn Vcc qua điện trở – khi không sử dụng PRE và CLR xem như chúng đã ở mức 1

11.3.2.3 Kiểm tra các flip-flop

Kết nối mạch như Hình 11-6Thiết lập các trạng thái ở ngõ vào của flip-flop theo bảng trạng thái, quansát trạng thái ở ngõ ra xem có giống như trong datasheet đã cho không?Nếu đúng thì tiếp tục kiểm tra các trạng thái còn lại và kiểm tra flip-flopthứ 2 và IC này còn tốt, nếu không đúng thì IC đã hỏng

Kiểm tra tương tự cho IC flip-flop thứ 2

Chú ý: không cần kiểm tra trạng thái cuối cùng trong bảng trạng thái

Kết luận: hãy đánh dấu “×” nếu flip-flop hư, đánh dấu “√” nếu flip-flop tốt:

Số thứ tự IC8A IC8B IC9B IC8B

11.3.3 Thiết kế mạch đếm không đồng bộ

11.3.3.1 Mạch đếm lên 2 bit

Kết nối mạch như Hình 11-7:

Quan sát tín hiệu xung clk và tín hiệu ra trên các led và điền vào Bảng 11-4 (bên trái):

cả led đều tắt] – sau khi nhấn nút reset low Các ngõ vào kí hiệu 1 là nối lênnguồn +5V

11.3.3.2 Mạch đếm xuống 2 bit

Kết nối mạch như Hình 11-8

Quan sát tín hiệu xung clk và tín hiệu ra trên các led và điền vào Bảng 11-4 (bên phải):

Nhấn nút “RST_L” rồi quan sát xung clk và tín hiệu trên các led và điền vào Bảng11-6 (bên trái):

Nhấn nút “RST_L” rồi quan sát xung clk và tín hiệu ra trên 4 led để lập Bảng 11-6 (bên phải):

Quan sát tín hiệu ngõ ra LED1 (Q) và LED2 khi ấn MONO1 lần thứ nhất,lần thứ 2, thứ 3.

Mạch này có chức năng cho phép/không cho phép xung clk qua cổngAND LED3 sáng theo đúng tần số của xung CLK

Khi ngõ ra Q = 1, LED1 sáng thì cổng AND được phép cho xung CLK qua

và đèn LED2 sẽ chóp tắt theo tần số xung clk hay chóp tắt cùng đèn LED3.Khi ngõ ra Q = 0, LED1 tắt thì cổng AND không được phép cho xungCLK qua và đèn LED2 sẽ tắt

Muốn cho phép hay không cho phép xung qua cổng and ta dùng xungmono để điều khiển

11.4 Tổng kết

Bài này đã khảo sát IC flip-flop 74LS112 và sử dụng IC này để thiết kế 2loại mạch đếm cơ bản là mạch đếm đồng bộ và mạch đếm không đồng bộ

11.5 Câu hỏi ôn tập

1 Hãy vẽ kí hiệu và bảng trạng thái hoạt động FF JK của IC 74112?

Kí hiệu:

Bảng trạng thái:

 FF nảy bằng cạnh lên:

và tần số còn 1/2f Như vậy xung đếm ck đã được chia đôi tần số sau 1 tầng FF.

- Do Q0 lại trở thành ngõ vào xung đếm của FF thứ 2 (FF B) nên tương tự tần như vậy fQ1 bằng một nửa fQ0.

- Như vậy với 2 FF ta có 4 trạng thái logic ngõ ra từ 00 ở xung đếm đầu tiên đến 11 ở xung đếm thứ 4, tức là trị thập phân ra bằng số xung đếm vào và

vì vậy đây là mạch đếm nhị phân 2 bit

3 Hãy vẽ mạch đếm không đồng bộ 2 bit đếm xuống, giải thích nguyên lý hoạt động?

Nguyên lí hoạt động:

- Các ngõ ra và cách thức xoá mạch, đưa xung vào giống như ở mạch đếm không đồng bộ 2 bit đếm lên Ngõ ra Q của tầng FF đầu đổi trạng thái ở đổi cạnh xuống của xung vào các ngõ ra khác đổi trạng thái ở cạnh xuống của ngõ ra Q', tức là cạnh lên của ngõ ra Q0 của FF kề trước Dạng sóng ở ngõ vào và các ngõ ra cùng với mức logic sau mỗi xung vào

4 Hãy vẽ mạch đếm không đồng bộ 3 bit đếm lên, giải thích nguyên lý hoạt động?

Nguyên lí hoạt động:

- Mạch đếm thường hoạt động ở trạng thái ban đầu là 00 do đó một xung tác động mức thấp sẽ được áp vào ngõ Cl của các tầng FF để đặt trạng thái ngõ

ra là 00

- Khi xung đếm ck tác động cạnh xuống đầu tiên thì Q0 lật trạng thái tức là Q0 = 1 Ở cạnh xuống thứ 2 của xung ck, Q0 lại lật trạng thái một lần nữa, tức là Q0 = 0 Như vậy cứ sau mỗi lần tác động của ck Q0 lại lật trạng thái một lần, sau 2 lần ck tác động, Q0 lặp lại trạng thái ban đầu, do đó nếu xung ck có chu kì là T và tần số là f thì xung ngõ ra Q0 sẽ có chu kì là 2T

và tần số còn 1/2f Như vậy xung đếm ck đã được chia đôi tần số sau 1 tầng FF

- Do Q0 lại trở thành ngõ vào xung đếm của FF thứ 2 (FF B) nên tương tự tần như vậy fQ1 bằng một nửa fQ0

- Như vậy với 3 FF ta có 8 trạng thái logic ngõ ra từ 000 ở xung đếm đầu tiên đến 111 ở xung đếm thứ 8, tức là trị thập phân ra bằng số xung đếm vào và vì vậy đây là mạch đếm nhị phân 3 bit

5 Hãy vẽ mạch đếm không đồng bộ 3 bit đếm xuống, giải thích nguyên lý hoạt động?

Nguyên lí hoạt động:

- Các ngõ ra và cách thức xoá mạch, đưa xung vào giống như ở mạch đếm không đồng bộ 3 bit đếm lên Ngõ ra Q của tầng FF đầu đổi trạng thái ở đổi cạnh xuống của xung vào các ngõ ra khác đổi trạng thái ở cạnh xuống của ngõ ra Q', tức là cạnh lên của ngõ ra Q0 của FF kề trước Dạng sóng ở ngõ vào và các ngõ ra cùng với mức logic sau mỗi xung vào

6 Hãy vẽ thanh ghi dịch 4 bit dùng FF D, giải thích nguyên lý hoạt động?

Nguyên lí hoạt động:

- Thanh ghi, trước hết được xoá (áp xung CLEAR) để đặt các ngõ ra về 0

Dữ liệu cần dịch chuyển được đưa vào ngõ D của tầng FF đầu tiên (FF0)

Ở mỗi xung kích lên của đồng hồ ck, sẽ có 1 bit được dịch chuyển từ tráisang phải, nối tiếp từ tầng này qua tầng khác và đưa ra ở ngõ Q của tầngsau cùng (FF3)

7 Hãy vẽ mạch đếm vòng 4 bit dùng FF D, giải thích nguyên lý hoạt động?

Nguyên lí hoạt động:

- Khi mới bật nguồn cho mạch đếm chạy, ta không biết bit 1 nằm ở ngõ racủa tầng nào Do đó, cần phải xác lập dữ liệu dịch chuyển ban đầu cho bộđếm Ta có thể dùng ngõ Pr và Cl để làm, giả sử trạng thái ban đầu là 1000vậy ta có thể reset tầng FF 3 để đặt Q3 mức 1, các tầng khác thì xoá bằngclear

- Giả sử ban đầu chỉ cho D0 = 1, các ngõ vào tầng FF khác là 0 Bây giờ cấpxung ck đồng bộ khi ck lên cao, dữ liệu 1000 được dịch sang phải 1 tầng

do đó Q0 = 1, các ngõ ra khác là 0 Tiếp tục cho ck xuống thấp lần nữa, Q1

sẽ lên 1, các ngõ ra khác là 0 Như vậy sau 4 nhịp xung ck thì Q3 lên 1 vàđưa về làm D0 = 1 mạch đã thực hiện xong 1 chu trình

8 Hãy vẽ mạch đếm Johnson 4 bit dùng FF D, giải thích nguyên lý hoạt động?

Nguyên lí hoạt động:

- Mạch đếm Johnson có một chút thay đổi so với đếm vòng ở chỗ ngõ ra đảotầng cuối được đưa về ngõ vào tầng đầu Hoạt động của mạch cũng giảithích tương tự Với n tầng FF thì đếm vòng xoắn cho ra 2n số đếm do đó

nó còn được coi là mạch đếm mod 2n (đếm nhị phân cho phép đếm với chu

kỳ đếm đến 2n)

9 Hãy vẽ mạch đếm vòng 4 bit dùng FF D, giải thích nguyên lý hoạt động?

Tương tự câu 7

10 Hãy giải thích cách thiết kế mạch FF T từ FF D?

Nếu đầu vào bằng với Q ra, flip-flop giữ trạng thái của nó Nếu chúng khác nhau, flip-flop thay đổi trạng thái

11 Hãy thiết kế FF D từ flip-flop T?