Xung & Hoi1 1.Giớithiệu 2.Sơđồ khốivàchân(block and pin diagrams) 3.Tổchứcbộnhớ 4.Cácthanhghichứcnăng đặcbiệt(SFR) 5.Dao độngvàhoạt độngreset 6.Tậplệnh 7.Cácmode định địachỉ 8.LậptrìnhIO 9.Tạotrễ 10.LậptrìnhTimer/Counter 11.Lậptrìnhgiaotiếpnốitiếp 12.Lậptrìnhngắt 13.Lậptrìnhhợpngữ Xung & Hoi2 2 2 - - 1. 1. Sơ Sơ đ đ ồ ồ kh kh ố ố i i CPU On-chip RAM On-chip ROM for program code 4 I/O Ports Timer 0 Serial Port OSC Interrupt Control External by Timers, Serial Port Timer 1 Timer/Counter Bus Control TxDRxD P0 P1 P2 P3 Address/Data Counter Inputs T1,T0 /EA RST ALE /PSEN Xung & Hoi3 2 2 - - 2. So 2. So s s á á nh nh c c á á c c th th à à nh nh viên viên h h ọ ọ 8051 8051 5 1 32 2 128 4K Flash 8951 5 1 32 2 128 4K EPROM 8751 5 1 32 2 128 0K 8031 665Interrupt sources 111Serial Port 323232I/O pins 332Timers 256256128Data Mem on chip (bytes) 8K EPROM 8K ROM 4K ROM Code Mem on chip (bytes) 875280528051Specification Xung & Hoi4 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST (RXD)P3.0 (TXD)P3.1 (T0)P3.4 (T1)P3.5 XTAL2 XTAL1 GND (INT0)P3.2 (INT1)P3.3 (RD)P3.7 (WR)P3.6 Vcc P0.0(AD0) P0.1(AD1) P0.2(AD2) P0.3(AD3) P0.4(AD4) P0.5(AD5) P0.6(AD6) P0.7(AD7) EA/VPP ALE/PROG PSEN P2.7(A15) P2.6(A14) P2.5(A13) P2.4(A12) P2.3(A11) P2.2(A10) P2.1(A9) P2.0(A8) 8051 2 2 - - 3. 3. Sơ Sơ đ đ ồ ồ chân chân Xung & Hoi5 C C á á c c chân chân 8051 ( 8051 ( ph ph ầ ầ n n 1) 1) § Vcc (chân40): üCungcấpnguồnchochip ü+5V § GND (chân20): đất § XTAL1 & XTAL2 (chân19, 18) ü2 châncungcấpxungclock ngoài üCách1: dao độngdùngthạchanh üCách2: dao độngtừnguồnxungclock TTL bênngoài üQuanhệgiữachukỳmáyvàXTAL Xung & Hoi6 C C á á c c chân chân 8051 ( 8051 ( ph ph ầ ầ n n 2) 2) § RST (chân9): reset üinput & kíchhoạtmứccao üĐểđảmbảohoạt độngreset xảyra, xungkíchkhởi phảikéodàiítnhấtlà 2 chukỳmáy üGiátrị cácthanhghichịutác độngbởihoạt độngreset, xembảngtrongphần5 bàigiảng üMạchreset cóchốngrung Xung & Hoi7 C C á á c c chân chân 8051 ( 8051 ( ph ph ầ ầ n n 3) 3) Ø /EA (chân31): External Access ü/EA nốimass chỉđịnhrằngcode lưutrênbộnhớ ngoài ü/PSEN & ALE dùngchoROM ngoài üVới8051, 8031, 8032 thì/EA nốiVcc ü“/”: chỉđịnhtác độngmứcthấp Ø /PSEN (chân29): Program Store Enable üOutput, chophéptruyxuấtbộnhớ chươngtrìnhngoài üNốitớichân/OE củaROM/EPROM üKhithựcthichươngtrình ở ROM nội, /EA được gán mức 1, (khi đó/PSEN được tự động giữởmức1) Xung & Hoi8 C C á á c c chân chân 8051 ( 8051 ( ph ph ầ ầ n n 4) 4) Ø ALE (pin 30)：Address Latch Enable ØLàchânoutput chophépchốt địachỉđể giải đahợp(de- multiplexing) bus dữ liệuvàbus địachỉ ØALE xuấttínhiệu để chốt địachỉ (byte thấp địachỉ 16-bit) vào1 thanhghingoàitrongsuốtnửađầucủachukỳbộnhớ (memory cycle). Trongnửachukỳbộnhớ cònlại, P0 sẽ xuất/nhậpdữliệu ØALE cóf=1/6f clock ØCó1 ngoạilệ: trongthờigianthựcthilệnhMOVX, một xungALE bị bỏ qua Ø CổngI/O: P0, P1, P2, & P3. Mỗicổng: 8 chân. Xung & Hoi9 C C á á c c c c ổ ổ ng ng I/O I/O Ø 4 cổngI/O Port 0 (chân32-39) ：P0 (P0.0〜P0.7) Port 1 (chân1-8) ：P1 (P1.0〜P1.7) Port 2 (chân21-28) ：P2 (P2.0〜P2.7) Port 3 (chân10-17) ：P3 (P3.0〜P3.7) Mỗicổngcó 8 chân ĐánhtênP0.X (X=0,1, ,7), P1.X, P2.X, P3.X Ex ： P0.0 làbit 0 (LSB)củaP0 Ex ： P0.7 làbit 7 (MSB) củaP0 8 bits nàycấuthành1 byte Mỗicổngcóthểđượcdùngnhư input hay output . T1,T0 /EA RST ALE /PSEN Xung & Hoi3 2 2 - - 2. So 2. So s s á á nh nh c c á á c c th th à à nh nh vi n vi n h h ọ ọ 8051 8051 5 1 32 2 128 4K Flash 8951 5 1 32 2 128 4K EPROM 8751 5 1 32 2 128 0K