Bài giảng mạch điện tử - chương 4 docx

Chương 4 ẢNH HƯỞNG CỦA NỘI TRỞ NGUỒN TÍN HIỆU (R S ) VÀ TỔNG TRỞ TẢ I (R L ) LÊN MẠCH KHUẾCH ÐẠI ********* 1. Mục tiêu. 2. Kiến thức cơ bản cần có để học chương này. 3. Tài liệu tham khảo liên quan đến chương. 4. Nội dung: 4.1 Hệ thống hai cổng. 4.2 Hiệu ứng của tổng trở tải R L . 4.3 Ảnh hưởng của nội trở nguồn R S . 4.4 Ảnh hưởng chung của R L và R S . 4.5 Mạch cực phát chung dùng BJT. 4.6 Mạch cực thu chung. 4.7 Mạch cực nền chung. 4.8 Mạch dùng FET. Bài tập cuối chương. 5. Vấn đề nghiên cứu của chương kế tiếp. Trong các chương trước, chúng ta đã phân tích và tính toán các thông số củ a mạch khuếch đại dùng BJT và FET khi không có tải và nguồn tín hiệu được xem như lý tưở ng (không có nội trở). Thực tế, nguồn tín hiệu luôn có nội trở R S và mạch có tải R L . Nội trở R S v à tải R L như vậy sẽ làm thay đổi các thông số của mạch như tổng trở vào, tổng trở ra, độ lợi điệ n thế và độ lợi dòng điện. Nội dung của chương này là khảo sát ảnh hưởng của R S và R L lên cá c thông số. 4.1 HỆ THỐNG 2 CỔNG (two-port systems) Người ta thường xem BJT và FET như một hệ thống 2 cổng (hay tứ cực) như hình 4.1 Trong đó v i , i i , Z i lần lượt là điện thế (tín hiệu), dòng điện và tổng trở của ng õ MẠCH ĐIỆN TỬ Page 1 of 16Chương 4: 1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C vào. v 0 , i 0 , Z 0 là điện thế, dòng điện và điện trở của ngõ ra. A VNL , A INL là độ lợi điện thế v à độ lợi dòng điện của hệ thống. Toàn bộ các thông số này được định nghĩa khi ngõ ra không mắc tả i và không có điện trở nguồn R S . Áp dụng định lý Thevenin ở hai cực của ngõ ra, ta có: Z th =Z 0 =R 0 Nguồn điện thế Thevenin E th là điện thế mạch hở giữa 2 đầu ngõ ra, đó là v 0 . Vậy: Nên E th =A VNL .v i Ta có thể dùng R i =Z i =v i /i i để biểu diễn mạch ngõ vào và dùng nguồ n Thevenin E th =A VNL .V i và Z 0 =R 0 để biểu diễn ngỏ ra của hệ thống 2 cổng. Ðể thử lại mạch tương đương này, ta thử tìm Z 0 và A VNL . Ðể tìm Z 0 , ta nối tắ t ngõ vào tức v i =0v, từ đó A VNL .v i =0v và tương đương với mạch nối tắt, do đó Z 0 =R 0 nh ư đã định nghĩa phía trên. Sự vắng mặt của tải sẽ đưa đến i 0 =0 và điện thế giảm qua R 0 là V R0 =0. Do đó ở ngõ ra hở chính bằng nguồn A VNL .v i . Thí dụ : Cho mạch phân cực cố định như hình 4.3. Hãy vẽ mạch tương đương 2 cổng. Giải: Phân giải mạch này ta tìm được: Z i =1.07kW; Z 0 =3kW; A VNL =-280.11 (xem lại chươ ng 2) Dùng các dữ kiện này ta vẽ lại mạch tương đương 2 cổng như hình 4.4. Page 2 of 16Chương 4: 1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C Dấu trừ trong nguồn điện thế phụ thuộc có nghĩa là nguồn điện thế thật sự ngược vớ i nguồn điều khiển chỉ định trên hình vẽ. Nó cũng cho thấy độ lệch pha 180 0 giữa điện thế ng õ vào và ngõ ra. Trong thí dụ trên, điện trở R C =3k W được đưa vào để xác định độ lợi điện thế khô ng tải. Sự phân tích trong chương này sẽ xem các điện trở phân cực là thành phần của độ lợi khô ng tải, tải R L sẽ được nối vào các cực của ngõ ra. 4.2 HIỆU ỨNG CỦA TỔNG TRỞ TẢI R L Phần này, ta xem ảnh hưởng của tổng trở tải R L đối với kiểu mẩu 2 cổ ng. (xem hình 4.5) Áp dụng công thức cầu chia điện thế ở mạch ngõ ra ta có: Tuy R i thay đổi tùy theo dạng mạch, nhưng dòng điện ngõ vào luôn luôn được xác đị nh bởi: Page 3 of 16Chương 4: 1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C Ðộ lợi dòng điện như vậy có thể tìm được từ độ lợi điện thế, tổng trở vào và điệ n trở tải. Ðường thẳng lấy điện động : (xoay chiều) được xem như nối tắt và tải của mạch điện được xem là R L và điện trở cực thu R C mắ c song song với nhau. Tác dụng của điện trở tải R L làm cho đường thẳng lấy điện động có dốc đứ ng hơn dòng điện lấy điện tĩnh. Ðiểm chú ý quan trọng là cả 2 đường thẳng này đều qua cùng mộ t điểm Q. Khi chưa mắc tải R L , nếu ta áp một tín hiệu nhỏ hình sin vào cực nền củ a transistor , dòng điện cực nền của transistor sẽ biến động từ I B1 đến I B3 nên điện thế ngỏ ra V CE cũng biến động như hình vẽ. Nếu ta mắc tải R L vào, vì sự biến động của I B vẫn không thay đổ i nhưng độ dốc của đường thẳng lấy điện đã thay đổi (đứng hơn) nên tín hiệu ra V CE nhỏ hơn. Page 4 of 16Chương 4: 1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C 4.3 ẢNH HƯỞNG CỦA NỘI TRỞ NGUỒN R S Bây giờ ta quay lại ngõ vào của hệ thống 2 cổng và khảo sát ảnh hưởng của nộ i trở của nguồn tín hiệu lên độ lợi của mạch khuếch đại. Hình 4.8 mô tả một nguồn tín hiệu V S có nội trở R S được áp vào ngõ vào của h ệ thống 2 cổng căn bản. Từ định nghĩa của Z i và A VNL ta thấy chúng không bị ảnh hưởng bởi nội trở R S như ng tổng trở ra có thể bị ảnh hưởng bởi R S . Từ hình 4.8, ta thấy tín hiệu v i đưa vào hệ thống 2 cổng bây giờ là: Page 5 of 16Chương 4: 1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C Như vậy nếu nội trở nguồn R S càng lớn thì độ lợi của mạch càng nhỏ (do tín hiệ u vào v i nhỏ). Với hệ thống 2 cổng bên trên ta có: 4.4 ẢNH HƯỞNG CHUNG CỦA R S VÀ R L : Hình 4.9 là một nguồn tín hiệu với nội trở R S và một tải R L được mắc vào hệ thố ng 2 cổng với các thông số riêng Z i =R i , A VNL , Z 0 =R 0 như đã định nghĩa. Ở ngõ vào ta có: Ðộ lợi toàn mạch: Page 6 of 16Chương 4: 1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C Ngoài ra: Vì i S =i i nên A is =A i tức phương trình (4.6) và (4.7) cho cùng một kết quả. Phương trình (4.5) cho thấy cả hai R S và R L đều có tác dụng làm giảm độ khuế ch đại. 4.5 MẠCH CỰC PHÁT CHUNG DÙNG BJT: 4.5.1 Mạch phân cực cố định. 4.5.2 Mạch dùng cầu chia điện thế. 4.5.3 Mạch cực phát chung không tụ phân dòng. 4.5.4 Mạch hồi tiếp cực thu. Trong phần này ta xét các dạng khác nhau của mạch khếch đại cực phá t chung dùng BJT với ảnh hưởng của R S và R L . Sự phân giải chi tiết sẽ không được đề cập đến do qu á quen thuộc. Ở đây ta chỉ đưa ra các kết quả chính. 4.5.1 Mạch phân cực cố định: Kiểu mạch phân cực cố định đã được xác định các chi tiết trong các phần trướ c. Mạch tương đương với nội trở nguồn R S và tải R L như hình 4.10. Page 7 of 16Chương 4: 1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C Ta có: Với mạch tương đương kiểu mẫu r e như hình 4.11 cho mạch phân cực cố đị nh, ta phân giải và sẽ tìm được cùng kết quả. Ðể tính A VS , từ mạch tương 2 cổng ta có: 4.5.2 Mạch dùng cầu chia điện thế: Với mạch dùng cầu chia điện thế (hình 4.12), tải R L được nối ở cực thu. Page 8 of 16Chương 4: 1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C 4.5.3 Mạch cực phát chung không có tụ phân dòng: Mạch điện như hình 4.13 Tổng trở vào: Tổng trở ra: Z 0 =R C Page 9 of 16Chương 4: 1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C 4.5.4 Mạch hồi tiếp cực thu: Dạng mạch như hình 4.14 4.6 MẠCH CỰC THU CHUNG: Mạch cực thu chung hay mạch emitter-follower với tải R L và nội trở nguồn R S như hình 4.15. Ðiểm quan trọng cần chú ý là ở mạch này Z 0 sẽ bị ảnh hưởng bởi R S và Z i bị ả nh hưởng bởi R L . Do đó khi dùng mạch tương đương 2 cổng để phân giải ta phải tính lại Z i và Z 0 và đưa các trị số mới này vào mạch tương đương 2 cổng (xem ở thí dụ). Page 10 of 16Chương 4: 1/23/2000file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C [...]... eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C 1/23/2000 Chương 4: Page 14 of 16 lợi điện thế và dòng điện được xác định bởi: 4. 8 MẠCH DÙNG FET: 4. 8.1 4. 8.2 4. 8.3 4. 8 .4 Điện trở cực nguồn có tụ phân dòng Điện trở cực nguồn không có tụ phân dòng Mạch cực thoát chung Mạch cực cổng chung Ở FET, do cực cổng cách điện hẳn khỏi cực nguồn và cực thoát, nên trong mạch khuếch đại dùng FET tải RL không ảnh... tụ CS Ta có kết quả: 4. 8.3 Mạch cực thoát chung: Mạch như hình 4. 22 Tổng trở vào Zi độc lập với RL và được xác định bởi Zi=RG Ðộ lợi điện thế khi có tải cũng giống như khi không có tải với RS được thay bằng RS //RL file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C 1/23/2000 Chương 4: Page 16 of 16 4. 8 .4 Mạch cực cổng chung: Dạng mạch như hình 4. 23 Giảng viên: Trương.. .Chương 4: Page 11 of 16 Trong đó: R’E=RE //RL; ie=(b+1)ib Từ mạch ngõ vào ta có: vS=(RS+bre)ib + (b+1)R’Eib Từ phương trình này ta có thể vẽ mạch tương đương: Từ đó ta có: file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C 1/23/2000 Chương 4: Page 12 of 16 Thí dụ: Cho mạch điện hình 4. 18 Các thông số của mạch khi không có tải là: Zi=157. 54 kW Z0=21.6 (... trở ra Z0 4. 8.1 Ðiện trở cực nguồn có tụ phân dòng: Xem mạch khuếch đại dùng FET như hình 4. 21 Tải RL được xem như mắc song song với điện trở RD trong mạch tương đương với tín hiệu nhỏ Ta có các kết quả sau: file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C 1/23/2000 Chương 4: Page 15 of 16 4. 8.2 Ðiện trở cực nguồn không có tụ phân dòng: Mạch căn bản như hình 4. 21 nhưng... với re=21.74W, b=65 Xác định: a/ Giá trị mới của Zi và Z0 khi có RL và RS file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C 1/23/2000 Chương 4: Page 13 of 16 Giải a/ Ta có tổng trở vào và tổng trở ra khi có RS và RL là: Zi=RB //[bre + RE //RL] = 75 .46 kW Z0=RE //(RS/b + re)=30.08W b/ Ta có mạch tương đương 2 cổng: 4. 7 MẠCH CỰC NỀN CHUNG: Mạch căn bản như hình 4. 20 Tổng... dien tu-Viet Nam\C 1/23/2000 Chương 4: Page 16 of 16 4. 8 .4 Mạch cực cổng chung: Dạng mạch như hình 4. 23 Giảng viên: Trương Văn Tám file://D:\My Documents\My eBooks\Study\Cac bai giang ve KT mach dien tu-Viet Nam\C 1/23/2000 . giang ve KT mach dien tu-Viet NamC 4. 5 .4 Mạch hồi tiếp cực thu: Dạng mạch như hình 4. 14 4. 6 MẠCH CỰC THU CHUNG: Mạch cực thu chung hay mạch emitter-follower với tải R L. dùng BJT. 4. 6 Mạch cực thu chung. 4. 7 Mạch cực nền chung. 4. 8 Mạch dùng FET. Bài tập cuối chương. 5. Vấn đề nghiên cứu của chương kế tiếp. Trong các chương trước,. cố định. 4. 5.2 Mạch dùng cầu chia điện thế. 4. 5.3 Mạch cực phát chung không tụ phân dòng. 4. 5 .4 Mạch hồi tiếp cực thu. Trong phần này ta xét các dạng khác nhau của mạch khếch