Giáo trình Linh Kiện Điện Tử ị số nào đó thì hai vùng hiếm chạm nhau, ta nói thông lộ bị nghẽn (pinched off). Trị số V DS để thông lộ bắt đầu bị n được gọi là điện thế nghẽn V P (pinched off voltage). Ở trị số này, chỉ có các điện tử có năng lượng cao trong dải dẫn điện mới có đủ sức xuyên qua vùng hiếm vào vùng thoát và bị hút v ực dương của nguồn điện V DS tạo ra dòng điện thoát I D . ếu ta cứ tiếp tục tăng V DS , dòng điện I D gần như không thay đổi và được gọi là dòng iện bảo hoà thoát - nguồn I DSS (chú ý: ký hiệu I DSS khi V GS =0V). ờ, nếu ta phân cực cổng-nguồn bằng một nguồn điện thế âm V GS (phân cực nghịch), ta thấy vùng hiếm rộng ra và thông lộ hẹp hơn trong trường hợp V GS =0V. Do đó điện trở của thông lộ cũng lớn hơn. Khi V DS còn nhỏ (vài volt), điện trở R của thông lộ gần như không thay đổi nên dòng I D tăng tuyến tính theo V DS . Khi V DS đủ lớn, đặc tuyến không còn tuyến tính nữa do R bắt đầu tăng vì thông lộ hẹp dần. Nếu ta tiếp tục tăng V DS đến một tr g ẽnh để ề c N đ Bây gi V GS n+ n+ p- S D n- p G V DS Nối P-N ở vùng c Hình 10 thoát được phân ự c n g h ị ch Trang 96 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử P Gate n nhỏ, I D tuyến tính hi V ị ng ơn, nghĩa V DS để thô hơn ợp V GS =0V và do đó, dòng điện bảo hoà I cũng nhỏ hơn I . số được gọi là đặc tuyến ra của JFET mắc theo kiểu cực nguồn chung. hi V GS càng âm, dòng I o hoà càng nhỏ. Khi V GS âm đến một trị nào đó, vùng hiếm chiếm gần như toàn bộ thông lộ và các điện tử không còn đủ năng lượng để vượt qua được và khi đó I D = 0. Trị số của V G đó gọi là V GS(off) . Người ta chứng minh được trị số này bằng v i điện thế nghẽn. Thân P- (Gate) một trị V DS khi GS âm hơn Hìn Khi V DS cò cũng tăng theo V DS , nhưng k DS lớn, thông lộ b hẽn nhanh h là trị số ng lộ nghẽn nhỏ trong trường h D DSS Chùm đặc tuyến I D =f(V DS ) với V GS là thông K D bả S lúc ớ Kênh n- n+ thoát I D V DS GS 0 Thông lộ hẹp hơn nên điện trở lớn hơn. Có nghĩa là I D và I S nhỏ hơn ở cùng V < 0 V GS = I DSS Dòng bảo D m V P ới trị bảo iảm hòa I giả V h 11 V DS ứng v hòa g P Gate Thân P- (Gate) Thông lộ n- n+ thoát Thông lộ nghẽn GS vì thông lộ hẹp hơn ở trị V DS thấp hơn khi V âm V DS (volt) V GS = -4V V GS = -3V V GS = -2V V = -1V GS V GS = 0V I D (mA) V DS =V P =8V 0 V GS = V GS(off) = -8V Đặc tuyến |V DS | = |V P |-|V GS | Vùng bảo hòa (vùng dòng điện hằng số) Hình 12 Trang 97 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử P)off(GS VV = Vì V p chính là hiệu thế phân cực ngược các nối P-N vừa đủ để cho các vùng hiếm chạm hau. Vì vậy, trong vùng bảo hoà ta có: n PGSDS VVV =+ ì nối cổng nguồn được phân cực nghịch, dòng điện I G chính là dòng điện rỉ ngược nên rất nh òng điện chạy vào cực thoát D được xem như bằng dòng điện ra khỏi cực nguồn S . ET kênh N có I DSS =20mA và V GS(off) =-10V. S GS =0V? Tính V DS bảo hoà khi V GS = -2V. Giải: V ỏ, do đó d . I D # I S n+ n+ D Gate p Thân p- Không c ạt tải điện di chuyển qua thông lộ (I D = I So sánh với BJT, ta thấy: Thí dụ: một JF Tính I khi V Khi V GS =0V ⇒ I D =I DSS =20mA và I D =I S =20mA Ta có: V10VV )off(GSP == và V8210VVV GSPDS =−=−= S Kênh n- ó h S = 0) Hình 13 D S C E G B I G (rỉ) ≈ 0 V CB V BE V GS I I I C V CE E S ≈ I E I D ≈ I S - + + + - - - V DS + - + I B nhỏ Hình 14 Trang 98 Biên soạn: Trương Văn Tám Giáo trình Linh Kiện Điện Tử Trang 99 Biên soạn: Trương Văn Tám III. ĐẶC TUYẾ mon-source) và cực ới BJT NPN, ta thấy có sự tương đương như sau: Các cực Cách mắc N TRUYỀN CỦA JFET. Cũng giống như BJT, người ta cũng có 3 cách ráp của FET (JFET và MOSFET): mắc kiểu cực cổng chung (common-gate), cực nguồn chung (com thoát chung (common-drain). D S G Tín hiệu vào Tín hiệu r Nguồn chung So sánh v FET BJT FET BJT Cự thoát D Cực nguồn S Cự cổng G Cực thu C Cực phát E Cực nền B Cực cổng chung Cực nguồn chung Cực thoát chung Cực nền chung Cực phát chung Cực thu chung c c Người ta chứng minh được khi V DS có trị số làm nghẽn thông lộ (JFET hoạt động trong vùng bảo hoà), I D và V GS thoả mãn hệ thức: 2 )off(GS GS DSSD V V 1II ⎥ ⎥ ⎦ ⎤ ⎢ ⎢ ⎣ ⎡ −= hay 2 P GS DSSD V V 1II ⎥ ⎦ ⎤ ⎢ ⎣ ⎡ += Phương trình y i là phương trình truyền của JFET. Các thông số I D và V GS(off) được nhà sả ết. Để ý là: V GS và V GS(off) âm trong JFET thông lộ n và dương trong thông lộ p. Người ta cũng có thể biểu tha i c n thoát I D n th ng nguồn V GS trong ằng một đặc tuyến gọi là đặc tuyến truyền bằng cách vẽ đường biểu diễn của phương trình truyền nà được gọ n xuất cho bi thị sự y đổ ủa dòng điệ theo điệ ế cổ vùng bảo hoà b ở trên. D S G Tín hiệu vào Tín hiệu Cổng chung ra a S D G Tín hiệu vào Tín hiệu ra Thoát chung Hình 15 I VV V GG V DD + - + - - + G D S V GS + - + - V DS I D Hình 16 Giáo trình Linh Kiện Điện Tử IV. điện trở (tức độ dẫn điện) của thông lộ của chất bán dẫn. ộ tăng, vùng hiếm giảm, do đó độ rộng của thông lộ tăng lên, do đó điện trở củ điện trở (tức độ dẫn điện) của thông lộ của chất bán dẫn. ộ tăng, vùng hiếm giảm, do đó độ rộng của thông lộ tăng lên, do đó điện trở củ 2 4 6 8 V DS (volt) V GS = -4V V GS = -3V V GS = -2V V GS = -1V V GS = 0V I D (mA) V P 0 ẢNH HƯỞNG CỦA NHIỆT ĐỘ TRÊN JFET. Như ta đã thấy trong JFET, người ta dùng điện trường kết hợp với sự phân cực nghịch của nối P-N để làm thay đổi ƯỞNG CỦA NHIỆT ĐỘ TRÊN JFET. Như ta đã thấy trong JFET, người ta dùng điện trường kết hợp với sự phân cực nghịch của nối P-N để làm thay đổi cũng như BJT, các thông số của JFET cũng rất nhạy đối với nhiệt độ, ta sẽ khảo sát qua hai tác động chính của nhiệt độ: Khi nhiệt đ cũng như BJT, các thông số của JFET cũng rất nhạy đối với nhiệt độ, ta sẽ khảo sát qua hai tác động chính của nhiệt độ: Khi nhiệt đ a thông lộ giảm. (I D tăng) Khi nhiệt độ tăng, độ linh động của các hạt tải điện giảm (I D giảm) Do thông lộ tăng rộng theo nhiệt độ nên V GS(off) cũng tăng theo nhiệt độ. Thực nghiệm cho thấy a thông lộ giảm. (I D tăng) Khi nhiệt độ tăng, độ linh động của các hạt tải điện giảm (I D giảm) Do thông lộ tăng rộng theo nhiệt độ nên V GS(off) cũng tăng theo nhiệt độ. Thực nghiệm cho thấy P)off(GS Vhay V tăng theo nhiệt độ với hệ số 2,2mV/1 0 C. Từ công thức: 2 )off(GS GS DSSD V V 1II ⎥ ⎥ ⎦ ⎤ ⎢ ⎢ ⎣ ⎡ −= Cho thấy tác dụng này làm cho dòng điện I D tăng lên. Ngoài ra, do độ linh động của hạt tải điện giảm khi nhiệt độ tăng làm cho điện trở của thông lộ tăng lên nên dòng điện I DSS giảm khi nhiệt độ tăng, hiệu ứng này làm cho I D giảm khi nhiệt độ tăng. Tổng hợp cả hai hiệu ứng này, người ta thấy nếu chọn trị số V GS thích hợp thì dòng thoát I D không đổi khi nhiệt độ thay đổi. Người ta chứng minh được trị số của V GS đó là: V GS = V GS(off) = -8V V GS(off) -8 -6 -4 -2 V GS = -6V 12 9 6 3 Đặc tuyến truyền tuyến õ ra Đặc ng Hình 17 Trang 100 Biên soạn: Trương Văn Tám . 16 Giáo trình Linh Kiện Điện Tử IV. điện trở (tức độ dẫn điện) của thông lộ của chất bán dẫn. ộ tăng, vùng hiếm giảm, do đó độ rộng của thông lộ tăng lên, do đó điện trở củ điện trở. nghịch), ta thấy vùng hiếm rộng ra và thông lộ hẹp hơn trong trường hợp V GS =0V. Do đó điện trở của thông lộ cũng lớn hơn. Khi V DS còn nhỏ (vài volt), điện trở R của thông lộ gần. trị số này, chỉ có các điện tử có năng lượng cao trong dải dẫn điện mới có đủ sức xuyên qua vùng hiếm vào vùng thoát và bị hút v ực dương của nguồn điện V DS tạo ra dòng điện thoát I D . ếu