S: tập các trạng thái trong thì hệ có thể được mô tả bởi các phương trình sau: a.. Otomat hệ phương trình Mealy: Phương trình 1 được gọi là hàm ra, thể hiện mối quan hệ giữa đầu ra với t
Trang 1Chương 9
Mô tả và thiết kế mạch d∙y
I Khái niệm cơ bản
1 Mô hình tổng quát
2 Phương pháp mô tả mạch d∙y
a Mô hình toán học
Ta có thể dùng một hệ phương trình toán học để biểu thị mối quan hệ vào ra của hệ tuần tự Đối với mô hình tổng quát hình 6.1, nếu gọi:
V: là tập tín hiệu vào,
R: tập tín hiệu ra
X :là tập hàm kích thích
S: tập các trạng thái trong
thì hệ có thể được mô tả bởi các phương trình sau:
a Otomat (hệ phương trình) Mealy:
Phương trình (1) được gọi là hàm ra, thể hiện mối quan hệ giữa đầu ra với tác động vào và biến trạng thái
Phương trình (2) là hàm chuyển đổi trạng thái của các phần tử nhớ
Phương trình (3) là hàm kích thích cho các phần tử nhớ
Mạch tổ hợp
Mạch dãy
Lối vào
V1
Lối ra
Hàm kích
Trạng thái trong
Ck
Mô hình mạch dãy
Trang 2Hệ phương trình trên được gọi là Otomat Mealy, trong khi nếu hàm ra chỉ phụ thuộc biến trạng thái mà không phụ thuộc biến vào thì hệ tuần tự có tên là Otomat Moore
b Otomat (hệ phương trình) Moore
R = f1 (S),
S’ = f2(X,S),
X = f3 (V,S)
b Bảng trạng thái
Trong phương pháp này, ta thiết lập bảng để liệt kê mối quan hệ giữa R, trạng thái trong S’ với tín hiệu vào V và trạng thái S Bảng thu được có tên gọi là bảng chuyển đổi trạng thái Nếu như đã biết loại FF, từ bảng chuyển đổi trạng thái, ta có thể suy ra hàm chuyển đổi trạng thái và hàm kích thích
Bảng chuyển đổi trạng thái
Minh hoạ: xét mạch chuyển đổi từ FF D sang FF JK như sau:
Ta có thể biểu diễn bảng chuyển đổi trạng thái như sau:
K
J
Ra
D
CP Q _
DFF U1C
U1B U1A
Mạch chuyển đổi FF D thành FF JK
Trang 3V
J K
Nếu đặt :
00: V0 ;
01: V1;
10 : V2;
11: V3
và 0: S0; 1: S1,
ta sẽ có:
c Biểu diễn bằng đồ hình trạng thái
Đồ hình trạng thái là một đồ hình có hướng gồm 2 tập:
M : tập đỉnh và K: tập các cung có hướng
a Mô hình Mealy
Tập đỉnh M là tập các trạng thái trong
Tập các cung K là tập tín hiệu vào/ra
Trên cung đi từ Si ặ Sj ghi tín hiệu vào/ra tương ứng
Đối với minh hoạ chuyển đổi FF trên, ta sẽ xây dựng được đồ hình trạng thái Mealy như hình vẽ
V0 (V1)/S0
V2 (V3)/S1
V0 (V1)/S1 V1 (V3)/S0
Mô hình Mealy.
Trang 4b Mô hình Moore
Vì tín hiệu ra chỉ phụ thuộc vào trạng thái trong của mạch mà không phụ thuộc tín hiệu vào cho nên :
Tập đỉnh M là tập trạng thái trong/tín hiệu ra
Tập cung K là tập các tín hiệu vào
II Các bước thiết kế mạch dãy
- Bài toán chưa được hình thức hoá
Nhiệm vụ thiết kế được mô tả bằng ngôn ngữ hoặc bằng lưu đồ thuật toán Nói chung là chưa được hình thức hoá
- Hình thức hoá
Phiên dịch các dữ kiện đó thành 1 hình thức mô tả hoạt động của mạch bằng cách hinhg thức hoá dữ liệu ban đầu ở dạng bảng trạng thái hay đồ hình trạng thái
Rút gọn các trạng thái trong của mạch để nhận được số trạng thái trong là ít nhất Chú ý rằng, bước này tiến hành trên Otomat chưa phải là nhị phân có V là tập các tín hiệu vào, R là tập các tín hiệu ra, S là tập các trạng thái trong
- Otomat nhị phân
Mã hoá tín hiệu vào , ra, trạng thái trong để nhận được otomat nhị phân có X là tập tín hiệu vào, R là tập tín hiệu ra, Q là tập trạng thái trong
- Hệ hàm của mạch:
Xác định hệ phương trình logic của mạch và tối thiểu hoá các phương trình này
- Xây dựng sơ đồ mạch thực hiện
Từ hệ phương trình của mạch đã viết chúng ta xây dựng sơ đồ mạch thực hiện
Lưu đồ thuật toán
Bảng của Otomat Đồ hình trạng thái
Bảng Otomat nhị phân
Đồ hình nhị phân
Hệ hàm ra
Y
Hệ PT đầu vào kích cho FF-D
Hệ PT đầu vào kích cho FF-T
Hệ PT đầu vào kích cho FF-JK
Hệ PT đầu vào kích cho FF-JK
Sơ đồ
Các bước thiết kế mạch dãy
Trang 51 Thiết kế mạch d∙y từ bảng trạng thái của Otomat
Các bước:
1 Xác định sơ đồ khối chung
2 Mã hoá tín hiệu vào V, ra R, trạng thái trong S và Q
3 Lập bảng chuyển đổi trạng thái
4 Xác định đầu vào kích thích cho các FF, viết hệ hàm kích thích và hàm ra
5 Xây dựng sơ đồ mạch
Để hiểu rõ thêm phương pháp thiết kế mạch dãy dùng bảng trạng thái ta sẽ xét
bài toán minh hoạ sau:
Thiết kế mạch đếm đồng bộ thuận, Kđ=5 (đếm từ 0-4) dùng FF D theo phương pháp bảng trạng thái
Quá trình giải như sau:
1 Xây dựng sơ đồ khối chung
Để xây dựng mạch đếm, Kđ=5 ta dùng 3 FF Hình vẽ sơ đồ khối chung được thể hiện như sau:
Mạch
tổ hợp
TG3
Ck
Q3
Sơ đồ khối chung của mạch đếm Kđ=5
Theo quy định, FF1 có trọng số nhỏ nhất FF3 có trọng số lớn nhất
2 Mã hoá
S S’
S0 S1 S2 S3 S4
S1 S2 S3 S4 S0 Bảng trạng thái trong của mạch
3 Xây dựng bảng chuyển đổi trạng thái
S0 0 0 0 0 0 1 0 0 1 S1 0 0 1 0 1 0 0 1 0 S2 0 1 0 0 1 1 0 1 1 S3 0 1 1 1 0 0 1 0 0 S4 1 0 0 0 0 0 0 0 0
ặ
Trang 64 Xác định đầu vào kích cho FF và hệ hàm kích
Sử dụng phương pháp tối thiểu hoá dùng bảng Karnaugh, ta sẽ tính được:
3 1
1 Q Q
D =
D2 = Q2⊕Q1 D3 = Q1.Q2
6 Vẽ sơ đồ mạch
Sau khi xây dựng được hệ hàm kích, ta sẽ vẽ mạch
2 Thiết kế mạch d∙y từ đồ hình trạng thái
Gồm 5 bước thiết kế:
1 Xây dựng sơ đồ khối chung, đồ hình trạng thái
2 Mã hoá V, R, S, Y, Q
3 Xác định hệ phương trình tín hiệu ra
Y = f(X,Q)
4 Xác định hệ phương trình hàm kích cho các FF
X = f(V,Q)
Dựa vào bảng hàm kích thích, xây dựng được thuật toán xác định phương trình
đầu vào kích cho các FF
Quy ước cung biểu diễn sự thay đổi Qi ẳQ’i như sau:
0 ẳ0 là cung loại 0
1 ẳ1 là cung loại 1
0 ẳ1 là cung loại 2
1 ẳ0 : cung loại 3
a Với FF D
Do Di = Q’i = tuyển các cung đi tới đỉnh có Qi=1
= ∑ (1+2)
b Với FF T:
V4 5V
V2 5V
CP1
CP2
Q1
Q2
V1
U5A
U3C
U3A
S D CP R Q _ Q
U2A
S D CP R Q _ Q
U1B
S D CP R Q _ Q
U1A
Mạch đếm Kđ=5
Trang 7Ti = ∑ các cung có Qi thay đổi
= ∑ (2+3)
c Loại FF JK
+ Gọi Ton là ∑các cung mà Qi bật = ∑(2)
Sau đó thực hiện tối thiểu hoá
Nếu phương trình của Ton còn Qi , tức là có dạng:
Ton = T * Qi
thì J = T*
Nếu phương trình của Ton không còn Qi thì : J=Ton
+ Gọi Toff = ∑cung mà Qi tắt = ∑(3); Sau đó thực hiện tối thiểu hoá
Nếu phương trình của Toff còn Qi tức có dạng:
Toff= (T**).Qi
thì K= T**
Nếu phương trình của Toff không còn Qi thì K= Toff
d Loại FF RS
S = Ton + [cung loại (1)]
R = Toff + [cung loại (0)]
Chú ý : cung loại (1) và cung loại (0) trong dấu [ ] được lấy giá trị không xác
định ; Những giá trị này cùng với những trạng thái không sử dụng được dùng để tối thiểu hoá
5 Vẽ sơ đồ mạch
Chú ý: Ngoài ra còn có thể thiết kế mạch d∙y từ Lưu đồ Thuật toán, bằng cách chuyển về Đồ hình Mealy huặc Đồ hình Moore
