Vi Mạch MCS 51 - Ứng Dụng Thực Tế part 4 pptx

Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 28 Biên soạn: Phạm Quang Trí J31 (CTRL MOTOR): ngõ vào nhận tín hiệu điều khiển hai động cơ bước từ vi điều khiển; J30 (STEPPER 1), J32 (STEPPER 2): ngõ ra điều khiển của hai động cơ bước. Lưu ý để khối này hoạt động ta cần phải cấp nguồn cho khối thông qua đầu nối J105 (POWER). • Ứng dụng: o Thí nghiệm phương pháp kết nối động cơ bước với vi điều khiển. o Thí nghiệm ứng dụng điều khiển động cơ bước. 1.2.14 Khối Serial EEPROM: • Sơ đồ nguyên lý: A0 VCC J112 POWER 1 2 3 A1 GND +5V VCC A2 J49 ADDR EEPROM 1 2 3 SDA J50 CTRL EEPROM 1 2 3 10. KHOÁI SERIAL EEPROM WP SCL U27 AT24C04 1 2 3 4 5 6 7 8 A0 A1 A2 GND SDA SCL WP VCC C25 104 GND VCC • Sơ đồ bố trí linh kiện: • Giới thiệu chung: Khối được thiết kế trên nền tảng vi mạch bộ nhớ giao diện nối tiếp 2 dây, AT24C04, có dung lượng là 4 KB (512 x 8 bit). Khối được thiết kế nhằm mục đích giúp người sử dụng có thể thí nghiệm các phương pháp ghi/đọc dữ liệu giữa vi điều khiển với Serial-Eeprom. J49 (ADDR EEPROM): ngõ vào địa chỉ của bộ nhớ; J50 (CTRL EEPROM): các tín hiệu điều khiển của Eeprom như ngõ vào dữ liệu nối tiếp, xung clock nối tiếp và tín hiệu chống ghi vào bộ nhớ. Lưu ý để khối này hoạt động ta cần phải cấp nguồn cho khối thông qua đầu nối J112 (POWER). Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 29 Biên soạn: Phạm Quang Trí • Ứng dụng: o Thí nghiệm phương pháp kết nối Serial-Eeprom với vi điều khiển. o Thí nghiệm các phương pháp ghi/đọc dữ liệu giữa vi điều khiển với Serial-Eeprom. 1.2.15 Khối cảm biến nhiệt: • Sơ đồ nguyên lý: R151 39K C55 104 R134 10K J135 POWER 1 2 3 4 -VCC C54 104 VCC J96 V1 1 2 R136 10K -VCC VCC R137 20K - + U43 OP07 3 2 6 7 4 81 - + U40 OP07 3 2 6 7 4 81 - + U39 OP07 3 2 6 7 4 81 VCC D44 LM335 C53 104 -VCC V1 V1 VCC R135 39K V2 VCC R133 20K VCC V2 19. KHOÁI CAÛM BIEÁN NHIEÄT C56 10u J92 V2 1 2 -VCC R124 39K VCC C52 10u J93 V OUT 1 2 • Sơ đồ bố trí linh kiện: Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 30 Biên soạn: Phạm Quang Trí • Giới thiệu chung: Để mở rộng các ứng dụng giao tiếp giữa vi điều khiển (môi trường số) với môi trường bên ngoài (môi trường tương tự) và các ứng dụng mang tính thực tế hơn. Vì thế, trên khối được chuẩn bị sẵn khối cảm biến nhiệt với độ phân giải là 0,5V để người sử dụng có thể nghiên cứu thiết kế và lập trình điều khiển các hệ thống đo nhiệt độ môi trường và khống chế nhiệt độ bằng vi điều khiển. J93 (V OUT): điện áp (tương tự) ngõ ra của khối cảm biến nhiệt; J92 (V2): ngõ vào của điện áp so sánh; J96 (V1): ngõ vào của tín hiệu từ cảm biến nhiệt LM335. LM335 là cảm biến nhiệt độ có thể hoạt động đến 150 O C. Tương ứng với nhiệt độ 0 O K thì LM335 cho ra điện áp 0V. Cứ tăng 1 O C thì điện áp ra tăng 10mV. Như vậy, với 0 O C thì điện áp ra là 2,73V. Để dễ dàng cho việc xử lý chương trình thì với 0 O C điện áp ra nên là 0V. Muốn vậy cần có thêm mạch khuếch đại hiệu để trừ bớt đi 2,73V. Điện áp ngõ ra tại J93 V OUT = AV(V1 – V2). Suy ra, điện áp ngõ ra thay đổi 10AV (mV) khi nhiệt độ thay đổi 1 O C. Độ phân giải cần thiết là 0,5 O C nên điện áp thay đổi khi nhiệt độ thay đổi 1 O C phải bằng 2 lần độ phân giải của ADC 0809: 10AV (mV) = 2 x 19,6 (mV) → AV = 3,92 → chọn RF = R 124 = 39K và RI = R 134 = 10K Tiến hành cân chỉnh mạch: chỉnh biến trở R137 sao cho V1 = 2,73 + 0,01 x t O C (V). Trong thực tế để chính xác thì ta nhúng LM335 vào nước đá đang tan (0 O C). Chỉnh biến trở R133 sao cho V2 = 2,73 V. Chú ý: nhiệt độ sau khi qua khối cảm biến nhiệt sẽ tạo ra một điện áp tại J93 (V OUT) có giá trị là 39 * t O C (mV). Với độ phân giải của ADC 0809 là 19,6 mV thì điện áp trên sau khi qua ADC 0809 sẽ có giá trị là 39 * tOC / 19,6 ≈ 2 * t O C. Lưu ý để khối này hoạt động ta cần phải cấp nguồn cho khối thông qua đầu nối J135 (POWER). • Ứng dụng: o Thí nghiệm ứng dụng đo nhiệt độ môi trường bằng vi điều khiển. o Giả lập tín hiệu tương tự cung cấp cho khối ADC. Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 31 Biên soạn: Phạm Quang Trí 1.2.16 Khối đệm dữ liệu: • Sơ đồ nguyên lý: GND IN6 OUT3 U32 ULN2803 10 9 1 2 3 4 5 6 7 8 18 17 16 15 14 13 12 11 COM GND IN1 IN2 IN3 IN4 IN5 IN6 IN7 IN8 OUT1 OUT2 OUT3 OUT4 OUT5 OUT6 OUT7 OUT8 J78 INPUT 4 1 2 3 4 5 6 7 8 OUT4 OUT0 OUT4 IN5 C32 104 IN7 IN7 OUT7 OUT5 U30 ULN2803 10 9 1 2 3 4 5 6 7 8 18 17 16 15 14 13 12 11 COM GND IN1 IN2 IN3 IN4 IN5 IN6 IN7 IN8 OUT1 OUT2 OUT3 OUT4 OUT5 OUT6 OUT7 OUT8 IN1 IN2 IN4 IN2 +5V OUT0 IN1 OUT3 OUT7 IN0 IN4 J68 INPUT 3 1 2 3 4 5 6 7 8 IN6 +5V OUT0 IN5 IN3 OUT1 IN7 IN6 OUT1 U31 ULN2803 10 9 1 2 3 4 5 6 7 8 18 17 16 15 14 13 12 11 COM GND IN1 IN2 IN3 IN4 IN5 IN6 IN7 IN8 OUT1 OUT2 OUT3 OUT4 OUT5 OUT6 OUT7 OUT8 IN2 C29 104 OUT1 IN3 IN3 +5V OUT4 OUT0 IN2 OUT6 VCC OUT3 IN1 OUT7 OUT2 J79 OUTPUT 4 1 2 3 4 5 6 7 8 IN0 IN5IN5 IN0 J69 OUTPUT 3 1 2 3 4 5 6 7 8 OUT5 13. KHOÁI ÑEÄM DÖÕ LIEÄU IN1 C33 104 OUT1 J53 INPUT 1 1 2 3 4 5 6 7 8 IN3 J54 OUTPUT 1 1 2 3 4 5 6 7 8 IN4 OUT3 OUT6 IN0 OUT5 J61 INPUT 2 1 2 3 4 5 6 7 8 OUT4IN4 OUT2 +5V +5V U28 ULN2803 10 9 1 2 3 4 5 6 7 8 18 17 16 15 14 13 12 11 COM GND IN1 IN2 IN3 IN4 IN5 IN6 IN7 IN8 OUT1 OUT2 OUT3 OUT4 OUT5 OUT6 OUT7 OUT8 OUT6 OUT7 IN6 OUT5 C34 104 J62 OUTPUT 2 1 2 3 4 5 6 7 8 OUT2 IN7 J109 POWER 1 2 3 GND OUT2 OUT6 • Sơ đồ bố trí linh kiện: Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 32 Biên soạn: Phạm Quang Trí • Giới thiệu chung: Trong trường hợp các port xuất nhập của vi điều khiển cần phải điều khiển những thiết bị công suất lớn hoặc phải điều khiển cùng lúc nhiều thiết bị trên một port. Lúc này đòi hỏi cần phải có các bộ khuếch đại dòng điện ngõ ra tại các port xuất nhập của vi điều khiển thì nó mới có thể đáp ứng được công việc điều khiển nêu trên. Trên mô hình thí nghiệm được thiết kế sẵn bốn bộ đệm dữ liệu có chức năng khuếch đại các dòng điện tại ngõ vào của chúng. Dòng điện tại ngõ ra là khoảng 300 - 500 mA. Lưu ý một điều rất quan trọng trong khối này là các bộ đệm ULN2803 sử dụng ở đây là các bộ đệm có đảo. J53, J68, J61, J78 (INPUT): ngõ vào của các bộ đệm dữ liệu; J54, J69, J62, J79 (OUTPUT): ngõ ra của các bộ đệm dữ liệu (ngõ ra có đảo trạng thái so với ngõ vào). Lưu ý để khối này hoạt động ta cần phải cấp nguồn cho khối thông qua đầu nối J109 (POWER). • Ứng dụng: o Được sử dụng để thực hiện việc kết nối giữa các thiết bị ngoại vi công suất cao với chip vi điều khiển. o Khuếch đại dòng điện điều khiển cung cấp cho các thiết bị công suất cao. o Lưu ý khối này là khối khuếch đại đệm đảo. Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 33 Biên soạn: Phạm Quang Trí 1.2.17 Khối giải mã: • Sơ đồ nguyên lý: D J28 DECODER 2-4 1 2 B F B SEL6 SEL B SEL2 SEL A 4. KHOÁI GIAÛI MAÕ E U15A 74139 2 3 1 4 5 6 7 168 A B G Y0 Y1 Y2 Y3 VCCGND SEL1 J36 POWER 1 2 3 C5 104 VCC U13 7447 7 1 2 6 4 5 3 13 12 11 10 9 15 14 16 8 D0 D1 D2 D3 BI/RBO RBI LT A B C D E F G VCC GND C C1 104 SEL3 C B VCC DP VCC U14 74138 1 2 3 15 14 13 12 11 10 9 7 16 8 6 4 5 A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 VCC GND G1 G2A G2B DP C J17 7SEG OUT 2 1 2 3 4 5 6 7 8 G SEL0 VCC D B A SEL2 D SEL C G VCC SEL1 SEL A J21 7SEG OUT 4 1 2 3 4 5 6 7 8 SEL0 SEL3 J19 7SEG OUT 3 1 2 3 4 5 6 7 8J20 BCD IN 3-4 1 2 3 4 5 6 7 8 SEL5 F J14 7SEG OUT 1 1 2 3 4 5 6 7 8 U11 7447 7 1 2 6 4 5 3 13 12 11 10 9 15 14 16 8 D0 D1 D2 D3 BI/RBO RBI LT A B C D E F G VCC GND SEL A D VCC DP VCC VCC C F VCC SEL2 GND C C A SEL B VCC J24 DECODER 2-4 1 2 C E CD VCC VCC SEL1 C3 104 U12 7447 7 1 2 6 4 5 3 13 12 11 10 9 15 14 16 8 D0 D1 D2 D3 BI/RBO RBI LT A B C D E F G VCC GND A U15B 74139 14 13 15 12 11 10 9 A B G Y0 Y1 Y2 Y3 SEL B D D J16 BCD IN 1-2 1 2 3 4 5 6 7 8 A A C2 104 SEL0 D G VCC C4 104 U10 7447 7 1 2 6 4 5 3 13 12 11 10 9 15 14 16 8 D0 D1 D2 D3 BI/RBO RBI LT A B C D E F G VCC GND B G B +5V A VCC DP GND SEL3 E J25 DECODER OUT 1 2 3 4 VCC J29 DECODER OUT 1 2 3 4 SEL7 B F E C6 104 J22 DECODER 3-8 1 2 3 AA J23 DECODER OUT 1 2 3 4 5 6 7 8 B SEL4 • Sơ đồ bố trí linh kiện: Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 34 Biên soạn: Phạm Quang Trí • Giới thiệu chung: Mô hình thí nghiệm này được thiết kế sẵn một bộ giải mã 3 sang 8 (U14 - 74138), hai bộ giải mã 2 sang 4 (U15 - 74139) và bốn bộ giải mã BCD sang 7 đoạn (U10 U13 - 7447). Mục đích chính của các bộ giải mã này là sử dụng kết hợp với khối LED 7 đoạn để sinh viên có thể thiết kế, thí nghiệm và tìm hiểu về các phương pháp điều khiển LED 7 đoạn từ đơn giản (điều khiển trực tiếp) đến phức tạp (điều khiển theo kiểu quét LED). Một số phương pháp điều khiển LED 7 đoạn như (cấu trúc của các phương pháp này có thể xem ở phần sau hoặc xem trong tài liệu “Hướng dẫn sử dụng phần mềm mô phỏng MCS-51 Topview Simulator”): o Chế độ hiển thị không đa hợp với ngõ vào BCD (Non Multiplexed displays with BCD inputs). o Chế độ hiển thị không đa hợp với ngõ vào 7 đoạn (Non Multiplexed displays with 7 segment inputs). o Chế độ hiển thị đa hợp ngõ vào BCD với bộ đa hợp bên trong (Multiplexed BCD input displays with internal multiplexer). o Chế độ hiển thị đa hợp ngõ vào 7 đoạn với bộ đa hợp bên trong (Multiplexed 7 segment input displays with internal multiplexer). o Chế độ hiển thị đa hợp ngõ vào BCD với bộ đa hợp bên ngoài (Multiplexed BCD input displays with external multiplexer). o Chế độ hiển thị đa hợp ngõ vào 7 đoạn với bộ đa hợp bên ngoài (Multiplexed 7 segment input displays with external multiplexer). J16 (BCD IN 1-2): ngõ vào của hai tín hiệu mã BCD (4 bit cao và 4 bit thấp); J14, J17 (7 SEG OUT 1, 7 SEG OUT 2): ngõ ra của tín hiệu mã 7 đoạn tương ứng. Tương tự như vậy cho J20 và J19, J21. J22 (DECODER 3-8): các ngõ vào của bộ giải mã 3 sang 8; J23 (DECODER OUT): các ngõ ra của bộ giải mã 3 sang 8. J24, J28 (DECODER 2-4): các ngõ vào của bộ giải mã 2 sang 4; J25, J29 (DECODER OUT): các ngõ ra của bộ giải mã 2 sang 4. Lưu ý để khối này hoạt động ta cần phải cấp nguồn cho khối thông qua đầu nối J36 (POWER). • Ứng dụng: o Cung cấp bộ giải mã BCD sang 7 đoạn. o Cung cấp bộ giải mã 2 sang 4 hoặc bộ giải mã 3 sang 8. o Thí nghiệm phương pháp kết nối khối LED 7 đoạn trực tiếp hoặc kết nối có thông qua các bộ giải mã với khối vi điều khiển. Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 35 Biên soạn: Phạm Quang Trí 1.2.18 Khối ADC: • Sơ đồ nguyên lý: CS0809 IN1 GND U54A 7402 2 3 1 147 IN4 IN3 A0 U52 ADC0809 10 9 7 17 14 15 8 18 19 20 21 6 22 11 13 12 16 26 27 28 1 2 3 4 5 25 24 23 CLK OE EOC D0 D1 D2 D3 D4 D5 D6 D7 START ALE VCC GND REF+ REF- IN0 IN1 IN2 IN3 IN4 IN5 IN6 IN7 A0 A1 A2 C66 104 J118 CS0809 1 2 GND WR IN5 D0 +5V A1 CS0809 VCC U54B 7402 5 6 4 D6 CLK750K VCC 22. KHOÁI ADC J113 DIGITAL OUT 1 2 3 4 5 6 7 8 D5 VCC D34 POWER 1 2 3 D7 C65 104 D2 RD VCC D4 IN0 D1 IN6 A2 IN7 J112 ANALOG IN 1 2 3 4 5 6 7 8 IN2 VCC D3 • Sơ đồ bố trí linh kiện: • Giới thiệu chung: Nhằm mục đích giúp sinh viên có thể nghiên cứu, thiết kế và tìm hiểu về nguyên lý chuyển đổi tín hiệu tương tự sang tín hiệu số và ứng dụng của các vi mạch ADC trong thực tế. Từ đó có thể dễ dàng và thuận tiện trong việc thiết kế được các hệ thống chuyển đổi tín hiệu tương tự sang tín hiệu số dùng vi điều khiển kết hợp vi mạch ADC. Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 36 Biên soạn: Phạm Quang Trí Trên mô hình thí nghiệm đã thiết kế sẵn một vi mạch ADC 0809, là một vi mạch chuyển đổi tương tự – số 8 bit có 8 ngõ vào tín hiệu tương tự, để thực hiện việc chuyển đổi tín hiệu này. J112 (ANALOG IN): các ngõ vào tín hiệu tương tự (có 8 ngõ vào); J113 (DIGITAL OUT): ngõ ra tín hiệu số 8 bit; J118 (CS 0809): ngõ vào cho phép ADC hoạt động. Việc chọn lựa ngõ vào của tín hiệu tương tự sẽ do khối vi điều khiển quyết định thông qua các đường địa chỉ A0 A2. Quá trình thực hiện chuyển đổi và đưa dữ liệu tới vi điều khiển sẽ do khối vi điều khiển quản lý thông qua hai tín hiệu RD\ và WR\. Tần số lấy mẫu của chip ADC là 750KHz được lấy từ bộ chia tần trong khối vi điều khiển. Lưu ý để khối này hoạt động ta cần phải cấp nguồn cho khối thông qua đầu nối D34 (POWER). • Ứng dụng: o Thí nghiệm phương pháp kết nối vi mạch ADC với vi điều khiển. o Thí nghiệm phương pháp chuyển đổi dạng tín hiệu từ tương tự sang số sử dụng vi mạch ADC0809. 1.2.19 Khối DAC: • Sơ đồ nguyên lý: R146 2K7 U55 DAC0808 12 11 10 9 8 7 6 5 14 15 2 4 16 3 13 A8 A7 A6 A5 A4 A3 A2 A1 VR+ VR- /IOUT IOUT COMP V- V+ VCC J120 ANALOG OUT 1 2 D45 5V1 C74 104 R142 10K - + U56 LM741 3 2 6 7 1 4 5 D3 ANALOG +12V C71 10u D4 21. KHOÁI DAC -VCC R141 2K7 R143 2K7 D1 D6 C70 104 R150 2K7 D0 D5 C73 104 D7 R145 10K D2 +12V R144 2K7 J119 DIGITAL IN 1 2 3 4 5 6 7 8 C72 104 ANALOG -12V . R 146 2K7 U55 DAC0808 12 11 10 9 8 7 6 5 14 15 2 4 16 3 13 A8 A7 A6 A5 A4 A3 A2 A1 VR+ VR- /IOUT IOUT COMP V- V+ VCC J120 ANALOG OUT 1 2 D45 5V1 C 74 1 04 R 142 10K - + U56 LM 741 3 2 6 7 1 4 5 D3 ANALOG +12V C71 10u D4 21 A J21 7SEG OUT 4 1 2 3 4 5 6 7 8 SEL0 SEL3 J19 7SEG OUT 3 1 2 3 4 5 6 7 8J20 BCD IN 3 -4 1 2 3 4 5 6 7 8 SEL5 F J 14 7SEG OUT 1 1 2 3 4 5 6 7 8 U11 744 7 7 1 2 6 4 5 3 13 12 11 10 9 15 14 16 8 D0 D1 D2 D3 BI/RBO RBI LT A B C D E F G VCC GND SEL. R 151 39K C55 1 04 R1 34 10K J135 POWER 1 2 3 4 -VCC C 54 1 04 VCC J96 V1 1 2 R136 10K -VCC VCC R137 20K - + U43 OP07 3 2 6 7 4 81 - + U40 OP07 3 2 6 7 4 81 - + U39 OP07 3 2 6 7 4 81 VCC D 44 LM335 C53 1 04 -VCC V1 V1 VCC R135 39K V2 VCC R133 20K VCC V2 19. KHOÁI CAÛM BIEÁN NHIEÄT C56 10u J92 V2 1 2 -VCC R124