Trong đó : t PHL : thời gian chuyển tiếp cạnh xuống t PLH : thời gian chuyển tiếp cạnh lên Khi trì hoãn truyền t PHL hay t PLH bằng đúng nửa chu kì tín hiệu thì cổng logic sẽ không còn tác dụng nữa (chẳng hạn với cổng NOT sẽ không còn đảo chính xác được). Điều này đặt giới hạn lên tần số thay đổi dữ liệu ngõ vào gọi là tần số tín hiệu tối đa fmax. Ta có f max = 1/2t PLH Điều này có nghĩa là f max càng cao thì cổng càng chuyển mạch tốt, nhanh, nhưng nếu vượt qua f max (giá trị quy định trong tờ dữ liệu của nhà sản xuất) thì mạch sẽ hoạt động sai logic. Để đánh giá chính xác giữa các loại cổng người ta đã liên kết cả hai đặc tính công suất tiêu tán và tốc độ chuyển mạch lại thành tích số tốc độ - công suất. Nếu tích này càng nhỏ thì cổng càng tốt và thích hợp với nhiều ứng dụng tốc độ cao hay công suất tiêu tán thấp hay cả hai. 2.3 Tham số về áp và dòng V IH (min): điện áp đầu vào mức cao, mức áp nhỏ nhất mà cổng logic có thể hiểu là mức cao (1). V IL (max): điện áp đầu vào mức thấp, mức áp lớn nhất mà cổng logic có thể hiểu là mức thấp (0) ở ngõ vào. V OH (min): điện thế đầu ra ở mức cao, mức áp nhỏ nhất mà cổng logic cho ra khi ở mức cao. V OL (max): điện thế đầu ra ở mức thấp, mức áp lớn nhất mà cổng logic cho ra khi ở mức thấp. I IH : dòng điện đầu vào mức cao, là dòng sinh ra khi đầu vào cổng logic đang ở cao. I IL : dòng điện đầu vào mức thấp, là dòng sinh ra khi đầu vào cổng logic đang ở thấp. I OH : dòng điện đầu ra mức cao, là dòng sinh ra khi đầu ra cổng logic đang ở cao. I OL : dòng điện đầu ra mức thấp, là dòng sinh ra khi đầu ra cổng logic đang ở thấp. Các giá trị điển hình của các dòng áp vào ra của một cổng logic loại chuẩn có thể được tóm tắt như hình sau: Lưu ý về chiều dòng điện nếu mang dấu “–“ thì tức là chỉ dòng chảy ra từ mạch. Giá trị các dòng điện thường thay đổi theo tải, nếu vượt quá trị điển hình (chẳng hạn I OH vượt quá 0,4mA thì áp mức cao V OH sẽ bị tụt xuống dưới 2,4V rơi vào vùng bất định, và khi này mạch có thể không hiểu được mức logic ngõ ra đó là cao hay thấp, tức là hoạt động logic sẽ bị sai. 2.4 Tính chống nhiễu : Đôi khi các điện áp và dòng điện vào ra cổng logic đã được đảm bảo ngoài vùng bất định nhưng mạch vẫn có thể hoạt động sai logic, đó là do ảnh hưởng của nhiễu gồm nhiễu từ bên ngoài thâm nhập vào (sấm sét, đóng tắt cầu dao điện, bugi xe, đèn tube khởi động ) tạo điện từ trường cảm ứng vào mạch hay nhiễu phát sinh ra chính bên trong mạch đặc biệt là các xung nhọn xuất hiện trên đường tiếp điện trong mạch do các chuyển tiếp mạch tạo nên. Chính những nhiễu biên độ âm hay dương này chồng lên mức logic 0 hay 1 có thể làm điện thế toàn thể thay đổi lớn tạo ra sự nhầm lẫn giữa logic 0 và 1. Chính vì thế mà các cổng logic cũng được so sánh ở khả năng chống lại nhiễu này còn gọi là đặc tính kháng nhiễu. Ta tính đến nó ở trường hợp không có tải, giao tiếp giữa 2 cổng logic Hiệu V OH (min) – V IH (min) gọi là lề nhiễu mức cao V NH Hiệu V IL (max) – V OL (max) gọi là lề nhiễu mức thấp V NL Ví dụ 1: Chẳng hạn 1 cổng logic có thông số như bảng sau : Thì lề nhiễu được tính như sau : V NH = V OH (min) – V IH (min) = 2,4V – 2V = 0,4V V NL = V IL (max) – V OL (max) = 0,8V – 0,4V = 0,4V Ví dụ 2: cho các thông số của 1 dạng cổng 74LSXX, tính toán lề nhiễu cho mạch : 2.5 Hệ số tải (số toả ra: Fan Out) Các thông số dòng áp vào ra này cũng còn liên quan tới một thông số khác đó là hệ số tải fan out, tức là với áp ra như vậy thì cồng logic này có thể lái được tối đa bao nhiêu cổng logic cùng loại khác. Với loạt TTL thường thì fan out là 10, với các loại TTL khác nhau thì fan out khác nhau đơn cử một cổng logic TTL có thông số như sau: I OH (max) = 400uA I OL (min) = 8mA I IH (max) = 20uA I IL (min) = 100mA Thì số toả ra ở mức cao là 400uA/20uA = 20 Số toả ra ở mức thấp là 8mA/100uA = 80 Vậy số toả ra chung sẽ là 20 nghĩa là 1 cổng logic loại này sẽ thúc được 20 cổng logic khác cùng loại với nó. Hệ số tải và các thông số dòng áp vào ra ở trên được coi là thông số nền tảng để tính toán sự giao tiếp giữa các mạch TTL khác loại hay giữa một TTL và các mạch logic khác như CMOS. Một vấn đề nữa cần đặt ra ở đây là liệu có thể nối chung ngõ ra cột chạm của nhiều cổng chung lại với nhau hay không? Việc nối chung một số ngõ ra lại với nhau là để tạo logic mới và cũng để giải quyết việc truyền nhiều tín hiệu logic, từng lúc một đến một nút chung để rồi từ đó đi các nơi. Hãy xét một trường hợp cụ thể như hình 1.55 dưới đây : Hình 1.55 cách nối hai cổng Ở hình trên, ngõ ra của 2 cổng được nối chung lại. Xem trường hợp ngõ ra của mạch A ở cao, ngõ ra của mạch B ở thấp, lúc bấy giờ thì 2 transistor Q4A và Q3B dẫn mạnh khiến dòng điện qua chúng có thể vượt trên vài chục mA làm chúng nóng lên hay hư. Tình huống như trên sẽ xấu hơn khi có nhiều ngõ hơn nối lại với nhau. Nếu transistor không bị hư, hệ thức logic giữa các ngõ vào và ngõ ra chung cũng không đảm bảo. Vì lí do này các nhà sản xuất đã làm ra 2 loại mạch TTL khác cho phép nối chung các ngõ ra lại với nhau ,đó là mạch TTL với ngõ ra cực thu để hở (with open collector output) và mạch TTL với ngõ ra 3 trạng thái (three state output hay tri state output). Kỹ Thuật Số Blogthongtin.info Biên tập: Nguyễn Trọng Hòa Chương 2: Mạch tổ hợp MSI . toán lề nhiễu cho mạch : 2.5 Hệ số tải (số toả ra: Fan Out) Các thông số dòng áp vào ra này cũng còn liên quan tới một thông số khác đó là hệ số tải fan out, tức là với áp ra như vậy. thông số như sau: I OH (max) = 400uA I OL (min) = 8mA I IH (max) = 20uA I IL (min) = 100mA Thì số toả ra ở mức cao là 400uA/20uA = 20 Số toả ra ở mức thấp là 8mA/100uA = 80 Vậy số toả. tắt cầu dao điện, bugi xe, đèn tube khởi động ) tạo điện từ trường cảm ứng vào mạch hay nhiễu phát sinh ra chính bên trong mạch đặc biệt là các xung nhọn xuất hiện trên đường tiếp điện trong