Chương 5: Bảng trạng thái làm việc của vi mạch 6264 Mode WR\ CS\ CS OE\ Outpu t Not select x H x X High Z Not select x x L X High Z Output Disable H L H H High Z Read H L H L D out Write L L H H D in IV. KẾT NỐI BỘ NHỚ VỚI VI XỬ LÝ: Bộ nhớ có vai trò rất quan trọng trong hệ thống vi xử lý, hoạt động của bộ nhớ gắn liền với hoạt động của vi xử lý, là nơi lưu trữ dữ liệu để vi xử lý xử lý. do đó bộ nhớ luôn hiện diện trong hệ thống vi xử lý và khi sử dụng phải tiến hành kết nối. Bộ nhớ bao gồm cả ROM và RAM, chúng liên hệ với nhau và đợc kết nối với vi xử lý thông qua các bus: bus dữ liệu, bus đòa chỉ, và bus điều khiển. Sơ đồ kết nối được trình bày ở dạng khối sau: Trong hệ thống có thể có một ROM một RAM hoặc số lượng ROM và RAM nhiều hơn nữa, việc bộ nhớ được truy xuất hoàn toàn phụ thuộc vào sự điều khiển của vi xử lý thông qua 1 IC giải mã 74LS138. Hình 1.8 : Sơ đồ khối kết nối giữa bộ nhớ với vi xử lý Trong hệ thống có thể có một ROM một RAM hoặc số lượng ROM và RAM nhiều hơn nữa. Việc bộ nhớ được truy xuất hoàn toàn phụ thuộc vào sự điều khiển của vi xử lý thông qua 1 IC giải mã 74LS138. Khi thiết kế vấn đề quan tâm đầu tiên đó là khả năng truy xuất bộ nhớ của vi xử lý, kế đến là dung lượng của bộ nhớ cần sử dụng. Trong thực tế, bộ nhớ có nhiều dung lượng khác nhau Vi xử lý Bộ nhớ ROM Bộ nhớ RAM Bus đòa chỉ Bus dữ liệu Bus điều khiển (2K, 4K, 8K… ), nhằm phục vụ cho việc thiết kế đồ án này nhóm thực hiện lựa chọn bộ nhớ có dung lượng 8Kbyte đó là vi mạch nhớ 2764 và 6264. V. VẤN ĐỀ GIẢI MÃ CHO BỘ NHỚ : Với mỗi bộ nhớ (1EPROM hay 1 RAM) để vi xử lý có thể truy xuất hết 8 Kbyte bộ nhớ thì phải tiến hành kết nối 13 đường đòa chỉ A 12 A 11 A 10 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 của vi xử lý đến 13 đường đòa chỉ A 12 A 11 A 10 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 của bộ nhớ. do đó tất cả 13 đường đòa chỉ của EPROM và RAM đều được nối với 13 đường đòa chỉ của vi xử lý. để truyền được tín hiệu với nhau thì các đường dữ liệu D 7 – D 0 của vi xử lý cũng phải được kết nối với các đường dữ liệu D 7 – D 0 của từng bộ nhớ. Đường tín hiệu điều khiển RD\ của vi xử lý được kết nối với ngõ vào OE\ của EPROM và RAM. Nếu chỉ như vậy thì khi vi xử lý gởi một đòa chỉ ra để truy xuất thì các bộ nhớ đều nhận được đòa chỉ này và sẽ cùng gởi dữ liệu ra hoặc cùng nhận dữ liệu vào. Như vậy dữ liệu mà vi xử lý nhận được sẽ không biết của ô nhớ nào. Vấn đề được đặt ra là bằng cách nào để vi xử lý truy xuất chính xác từng ô nhớ yêu cầu. Công việc này được giải quyết bằng cách thiết kế thêm phần giải mã đòa chỉ để cho phép hoặc không cho phép bộ nhớ nào hoạt động. Riêng đối với bộ nhớ RAM vì RAM là bộ nhớ đọc – ghi nên phải nối thêm đường WR\ của vi xử lý tới đường WR\ của RAM. Sơ đồ mạch giải mã bộ nhớ: Hình 1.10 : Sơ đồ mạch giải mã bộ nhớ đến CE \ của EPROM đến CS \ của RAM A 13 A 14 A 15 A B C O 0 \ O 1 \ O 2 \ O 3 \ O 4 \ O 5 \ O 6 \ O 7 \ E 3 E 1 \ E 2 \ 0 1 d d d s s s GIỚI THIỆU TẬP LỆNH CỦA VI XỬ LÝ 8085 I . NHÓM LỆNH DI CHUYỂN 8 BIT: 1. Lệnh truyền dữ liệu giữa các thanh ghi: + Cú pháp: MOV d, s s (source): tượng trưng cho các thanh ghi phát. d (destination): tượng trưng cho thanh nhận. + Mã đối tượng: + Các bit ddd và sss tra ở BẢNG 2.1 cuối tập lệnh. + Ý nghóa: chuyển nội dung thanh ghi s vào thanh ghi d, nội dung thanh ghi s vẫn còn. + Lệnh này chiếm 1 byte, số chu kỳ xung clock = 4. + Thanh ghi trạng thái không thay đổi. (Tương tự cho các lệnh khác). 2. Lệnh chuyển dữ liệu thanh ghi vào ô nhớ: Cú pháp: MOV M, s 3. Lệnh chuyển dữ liệu từ ô nhớ vào thanh ghi: Cú pháp: MOV d, M 4. Lệnh truyền tức thời dữ liiệu 8 bit vào thanh ghi: Cú pháp: MVI d, D8 5. Lệnh truyền tức thời dữ liệu 8 bit vào ô nhớ: Cú pháp: MVI M, D8 II. NHÓM LỆNH TĂNG GIẢM 8 BIT: 1. Lệnh tăng nội dung thanh ghi: + Cú pháp: INR d + Mã đối tượng: 0 0 d d d 1 0 0 1 0 0 0 0 s s s 1 0 0 0 1 s s s + Ý nghóa: Lệnh này tăng nội dung thanh ghi lên một đơn vò. + Lệnh nầy chiếm 1 byte , số chu kỳ xung clock = 4. + Lệnh nầy ảnh hưởng đến thanh ghi trạng thái trừ bit Cy không ảnh hưởng. (Tượng tự cho các lệnh khác) 2. Lệnh giảm nội dung thanh ghi: Cú pháp: DCR d 3. Lệnh tăng nội dung ô nhớ: Cú pháp: INR M 4. Lệnh giảm nội dung ô nhớ: Cú pháp: DCR M III. NHÓM LỆNH SỐ HỌC GIỮA THANH GHI A VÀ THANH GHI 1. Lệnh cộng thanh ghi: + Cú pháp: ADD s + Mã đối tượng: + Ý nghóa: nội dung thanh ghi A được cộng với nội dung thanh ghi s, kết quả chứa trong thanh ghi A , nội dung thanh ghi s vẫn còn. + Lệnh này chiếm một byte, số chu kỳ xung clock = 4. + Lệnh này ảnh hưởng đến thanh ghi trạng thái. 2. Lệnh cộng thanh ghi có số nhớ ban đầu: + Cú pháp: ADC s + Mã đối tượng: + Ý nghóa: nội dung thanh ghi A được cộng với nội dung thanh ghi s cộng với bit Cy, kết quả chứa trong thanh ghi A, nội dung thanh ghi s vẫn còn. + Lệnh nầy chiếm 1 byte, số chu kỳ xung clock = 4. + Lệnh nầy ảnh hưởng đến thanh ghi trạng thái. (Tương tự cho các lệnh khác) 3. Lệnh trừ thanh ghi: Cú pháp: SUB s 4. Lệnh trừ thanh ghi có số nhớ ban đầu: Cú pháp: SBB s 5. Lệnh and với thanh ghi: Cú pháp: ANA s 6. Lệnh Ex-or với thanh ghi: Cú pháp: XRA s 7. Lệnh or với thanh ghi: Cú pháp: ORA s 8. Lệnh so sánh với thanh ghi: Cú pháp: CMP s . D in IV. KẾT NỐI BỘ NHỚ VỚI VI XỬ LÝ: Bộ nhớ có vai trò rất quan trọng trong hệ thống vi xử lý, hoạt động của bộ nhớ gắn liền với hoạt động của vi xử lý, là nơi lưu trữ dữ liệu để vi xử lý xử lý hệ thống vi xử lý và khi sử dụng phải tiến hành kết nối. Bộ nhớ bao gồm cả ROM và RAM, chúng liên hệ với nhau và đợc kết nối với vi xử lý thông qua các bus: bus dữ liệu, bus đòa chỉ, và bus. khiển RD của vi xử lý được kết nối với ngõ vào OE của EPROM và RAM. Nếu chỉ như vậy thì khi vi xử lý gởi một đòa chỉ ra để truy xuất thì các bộ nhớ đều nhận được đòa chỉ này và sẽ cùng gởi