Thực hiện mạch điếm lên đồng bộ mod 8 dùng FF-D ( CK tác động cạnh lên, Preset tích cực mức cao và Clear tích cực mức thấp). Từ mạch đếm này, hãy dùng thêm cổng logic để thực hiện mạch đếm mod 5 giả sử trạng thái ban đầu là 001Thực hiện mạch điếm lên đồng bộ mod 8 dùng FF-D ( CK tác động cạnh lên, Preset tích cực mức cao và Clear tích cực mức thấp). Từ mạch đếm này, hãy dùng thêm cổng logic để thực hiện mạch đếm mod 5 giả sử trạng thái ban đầu là 001Thực hiện mạch điếm lên đồng bộ mod 8 dùng FF-D ( CK tác động cạnh lên, Preset tích cực mức cao và Clear tích cực mức thấp). Từ mạch đếm này, hãy dùng thêm cổng logic để thực hiện mạch đếm mod 5 giả sử trạng thái ban đầu là 001
Trang 1| TRUONG DAI HOC SU PHAM KY THUAT THANH PHO HO CHI MINH
`4 ' Ý Ho Chi Minh City University of Technology and Education
HCMUTE
Trang 2Câu 1: Thiết kế một mạch tổ hợp phát hiện đúng trong biểu diễn số mã thập
phan bang ma BCD Ngo ra của mạch ở mức logic 1 khi ngõ vào la mot trong
bat ky 6 to hop bit khong ding @ ma BCD
Trang 5* Vẽ sơ đồ
Trang 7* Bang trang thai
Trang 8* Phuong trinh logic cua mach
sự GA<B)
= (a3 < b3 ) + (a3 = b3 )( a2 < bz ) + (a3 = bz )(a2 = bp )(a; < bi)
Xz=tà =g)
Y3=(A>B)
+ (aa = bạ )(a¿ = bạ )(ai = bị)(ao > bọ ).
Trang 9axb3 a^*<2 a2>k2 all aŒb0 a3<b3 | a3>b3 | a2=b2 | al<bl | abbl | a00
* Vẽ sơ đồ
Trang 12Y=CD +CD
Trang 13X= ABCD + ABCD + ABCD + ABCD
+ ABCD + ABCD + ABCD + ABCD
Trang 15Câu 4: Một mạch tổ hop dwoc dinh nghia bang 2 ham: F1( x, y, z)=Xyz + xz;
F2=( x, y, z= xyz + z Hay ding cong NAND va mach giai ma tir 38 voi đặc điểm của bộ giải mã: nøõ ra tích cực mức thấp, có 2 ngõ cho phép 1 tích cực mức cao và 1 tích cực mức thấp để thiết kế hệ tổ hợp trên
Trang 16
* Bang trang thai
Trang 18
Cau 5: Thực hiện mạch điểm lên đồng bộ mod 8 dùng FE-D ( CK tác động
cạnh lên, Preset tích cực mức cao và Clear tích cực mức thấp) Từ mạch đếm
này, hãy dùng thêm cổng logic để thực hiện mạch đếm mod 5 ( giả sử trạng
thái ban đầu là 001)
So FF cân dùng là 3 vì mod §= 2” = 23 nên
n=3
» CK ————)CK —————)›CK
Trang 19
Kết nôi ngõ điêu khiên Pre, Clr của các FE:
Các ngõ Pre, Clr được kêt nôi vào mức logic không tích cực (không sử dụng) Vì preset tích cực mức cao và clear tích cực mức thâp nên khi không sử dụng ngõ preset và clear, ngõ preset và clear được kêt
nôi như sau Pre0 = Prel = Pre2 = “0? = GND và Clr0 = Clr 1 = Clr 2 = ‘1’ = Vee
Vì là mạch đếm đồng bộ nên các CK nối chung lại với nhau
Trang 20
Kết nôi ngõ điêu khiên Pre, Clr của các FE:
Các ngõ Pre, Clr được kêt nôi vào mức logic không tích cực (không sử dụng) Vì preset tích cực mức cao và clear tích cực mức thâp nên khi không sử dụng ngõ preset và clear, ngõ preset và clear được kêt
nôi như sau Pre0 = Prel = Pre2 = “0? = GND và Clr0 = Clr 1 = Clr 2 = ‘1’ = Vee
Vì là mạch đếm đồng bộ nên các CK nối chung lại với nhau
Trang 21
* Bang trang thai
Trang 23* Vẽ sơ đồ
Trang 26
* Vẽ sơ đồ
Trang 27
THANKS FOR WATCHING