Báo cáo thực tập Điện tử tương tự tuần 4 bài 3 các bộ khuếch Đại nhiều tầng dùng bjt

ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ BÁO CÁO THỰC TẬP ĐIỆN TỬ TƯƠNG TỰ TUẦN 4 Bài 3: CÁC BỘ KHUẾCH ĐẠI NHIỀU TẦNG DÙNG BJT... Khảo sát bộ khuếch đại nối tầng ghép RC  Bản mạ

ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ

BÁO CÁO THỰC TẬP ĐIỆN TỬ TƯƠNG TỰ TUẦN 4

Bài 3: CÁC BỘ KHUẾCH ĐẠI NHIỀU TẦNG DÙNG BJT

Thành viên: Thiều Việt Tuấn Khanh - 22029024

Nguyễn Thị Mai Chi - 22029047

Lớp: ELT3102 61

A Quá trình thực nghiệm

Mạch thí nghiệm AE-103 Module

I Khảo sát bộ khuếch đại nối tầng ghép RC

 Bản mạch thực nghiệm: A3-1

1 Đo hệ số khuếch đại tầng Transistor T1

V∫1=25 mV

V outT 1=55 mV

A1=2,2

2 Đo hệ số khuếch đại tầng transistor T2

V∫2=25 mV

V outT 2=165 mV

A2=6,6

3 Tính hệ số khuếch đại ghép 2 tầng

A(Tính toán) = A1× A2 = 2,2 × 6,6 = 14,52

4 Đo hệ số khuếch đại ghép 2 tầng thực tế

V outT 2=320 mV

V∫1=30 mV

- A(đ o)=V outT 2/V∫ 1 = 320/30 = 10,67

- Ta thấy A(đo) < A(tính toán)

- Hệ số khuếch đại mất mát khi nối tầng là:

ΔA A ¿[A (tính toán)− A (đo)]×100

A (tínhtoán) = [14,52−10,67]×10014,52 = 26,51%

5 Ghép tầng qua bộ đệm là mạch lặp lại emitter lắp trên transistor T3

V outT 2=315 mV

V∫1=30 mV

- A(đo 2) = 315/30 = 10,5

- Hệ số khuếch đại mất mát khi nối tầng là:

ΔA A(T3) = [A (tính toán)− A (đo)]×100 A (tínhtoán) = 27,68%

- Ta thấy hệ số khuếch đại mất mát khi nối tầng bằng mạch RC có giá trị bé hơn hệ số khuếch đại mất mát khi nối tầng bằng mạch lặp lại Emitter nhưng chênh lệch là không lớn (≈1%)

- Giải thích: trường hợp nối tầng bằng tầng lặp lại emitter, T3 hoạt động như một mạch khuếch đại với hệ số khuếch đại xấp xỉ bằng 1 Dù lắp thêm 1 tầng vào bộ khuếch đại nhưng tầng lặp lại emitter này được thiết kế với thông số tương đương các tầng khác và có khả năng bù đắp cho các mất mát của các tầng khác Điều này giúp cải thiện khả năng khuếch đại so với mạch RC nhưng

hệ số khuếch đại bị mất mát không thay đổi quá nhiều

II Khảo sát bộ khuếch đại vi sai

- Bản mạch thực nghiệm: A3-2

1 Bộ khuếch đại vi sai với điện trở lắp trên mạch emitter

1.1 Phân tích 1 chiều DC

- Khi vặn cho V ID = 0, ta đo được thế lối ra offset V OD = - 0,19V → T2 cấm

hơn

→ V OD ≠ 0 khi V ID = 0 vì các transistor, trở gánh RC không hoàn toàn giống

nhau nên dẫn đến sự sai khác trong khuếch đại vi sai

- Vặn biến trở đến khi V OD = 0V, tiếp tục vặn để đo số liệu vào bảng A3-1

V OD(V) 1,51 2,53 3,19 3,55 4,02 4,22 4,45 4,51 4,61

Bảng A3-1

- Vặn biến trở này về không và vặn biến trở còn lại để tăng thế lối vào vi sai theo chiều ngược lại, số liệu được ghi vào bảng A3-1B

Khuếch đại với trở thiên áp R4

V2

(mV)

V ID(mV

)

Bảng A3-1

- Đặc tuyến truyền đại V OD = f( V ID)

- Thế offset lối ra -19mV

- Hệ số khuếch đại vi sai một chiều:A đ m= 46,9

- Khoảng V1 và V2 mà hệ số A đ m không đổi là (1,005V-1,05V)

1.2 Xác định hệ số khuếch đại vi sai với tín hiệu nhỏ

Nhận xét: 2 tín hiệu ngược pha nhau,

Biên độ: 0,25V

A đ m = 5

1.3 Hệ số triệt tín hiệu đồng pha

V OC = (29+21)/2 = 25mV

V IC = 50mv

Acm = 0,5 <1

CMRR = 10

2 Bộ khuếch đại vi sai với nguồn dòng lắp trên mạch emiiter

Khuếch đại với nguồn dòng T3

V2 0 0 0 0 0 0 0 0 0

Adm = 57

Acm = 5,5

CMRR = 10,36

- CMRR là tỷ số triệt tín hiệu đồng pha do đó hệ số khuếch đại đồng pha càng

lớn thì CMRR càng nhỏ, do có thêm nguồn dòng nên dòng điện qua mạch ổn

định, sự không đồng nhất được giảm thiểu Khả năng triệt tiêu các tín hiệu đồng pha được tăng lên, dẫn đến tỷ số CMRR cao hơn

III Khảo sát bộ khuếch đại thuật toán lắp trên các transistor rời rạc

1 Khảo sát chế độ 1 chiều DC

- Bỏ

2 Khảo sát hệ số khuếch đại vai sai Aim các tầng trong bộ KĐTT

Biên độ đỉnh đỉnh ±120mV

Biên độ sóng lối ra ±2,2V

A =18,33