Báo cáo tn môn truyền số liệu mạng bài 4a mã đường truyền điều chế số ask, fsk

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA NĂM HỌC 2022 - 2023 - - BÁO CÁO TN MÔN TRUYỀN SỐ LIỆU MẠNG BÀI 4A: Mã đường truyền - điều chế số ASK, FSK LỚP: L08 NHÓM 05 DANH SÁCH THÀNH VIÊN 1713234 Nguyễn Đình Thắng 1916069 Trần Minh Ý 2014851 Ngô Đức Trí Giảng viên hướng dẫn: Huỳnh Văn Phận TP Hồ Chí Minh, ngày 18 tháng 05 năm 2023 Bài 4A: MÃ ĐƯỜNG TRUYỀN - ĐIỀU CHẾ SỐ ASK, FSK • Mục tiêu thí nghiệm: o Giúp sinh viên làm quen với các loại mã đường truyền o Thực hành quan sát các tín hiệu trước và sau khi mã hóa o Giúp sinh viên làm quen với điều chế số ASK, FSK o Thực hành quan sát các tín hiệu trước và sau khi điều chế • Nội dung thí nghiệm: o Quan sát các loại mã đường truyền RZ, NRZ, Manchester, Biphase, Duo-Binary o Quan sát các tín hiệu sau khi được điều chế ASK, FSK o Quan sát các tín hiệu khi đi qua kênh truyền có và không có nhiễu o Giải điều chế các tín hiệu đã được điều chế • Thiết bị thí nghiệm: o Kit DL 2560A o Kit DL 2560B o Kit DL 2561 o Kit DL 2562 o 1 Oscilloscope o 1 nguồn cung cấp DC Phần 1: Giới thiệu các Kit thí nghiệm KIT DL 2561 - NRZ, Duo-binary encoder: mã hóa mức điện áp TTL của tín hiệu từ bộ tạo tín hiệu DL2560B theo dạng bipolar NRZ, Duo-binary - AM modulator: dung để điều chế tin hiệu số Độ sâu điều chế được điều chỉnh bằng núm MODULATION - Receiver: bao gồm bộ khuếch đại trung tần (IF), bộ tạo tín hiệu cho bộ điều khiển độ lợi hồi tiếp và khối suy hao ngõ vào đề làm chức năng AGC - AM detector: là một mạch tách song đường bao đơn giản gồm diode và mạch lọc thong thấp - NRZ decoder: nhận tín hiệu ngõ vào từ bộ giải điều chế Hoạt động dựa trên sự định thời được tao ra ở bộ nhận (bộ tái tạo xung clock) Bộ giải mã NRZ có thể điều chỉnh được ngưỡng quyết định để phân biệt các mức logic của tín hiệu bên nhận - Duo-binary decoder: mạch này dung xung clock tạo ra từ mạch tái tạo của phía thu Mạch này còn cho phép ta chỉnh được các mức ngưỡng quyết định - Reception clock regenerator: module này đóng vai trò như mạch tái tạo tín hiệu định thời ở phía thu trong hệ thống truyền dẫn số Mạch chứa một PLL (Phase Locked Loop) được đồng bộ với sự dịch chuyển của tín hiệu thu Để sử dụng dễ dàng, mạch được trang bị them một nút chỉnh tay f ADJ - Khi mạch đã khóa ( xung clock tái tạo giống với xung clock phía phát), LED LOCK sẽ sáng Module còn có them một mạch dịch pha cho phép làm lệch pha của xung clock lên đến 180 Phần 2: Thí nghiệm 1 Kiểm tra tín hiệu: Hình 1 Mắc mạch như hình 1 Chỉnh CK RATE ở giá trị 2400 và WORD LENGTH ở giá trị 24– 1 Quan sát tín hiệu Data Chuỗi dữ liệu: 1010000111100011110 Vẽ tín hiệu của chuỗi Data: Vẽ tín hiệu sau khi điều chế NRZ: Vẽ tín hiệu sau khi điều chế RZ: Vẽ tín hiệu sau khi điều chế Manchester: Vẽ tín hiệu sau khi điều chế Biphase: Đưa CH1 về vị trí của TX CK Đưa CH2 về vị trí của RX CK (ngõ ra của bộ PLL) Điều chỉnh nút f-ADJ cho tới khi đèn CLOCK sáng Điều chỉnh nút xoay PHASE cho tới khi nhận được RX CK giống với TX CK Cơ chế hoạt động của bộ PLL - Nhiệm vụ của vòng bao gồm có nhiệm vụ giữ cho tín hiệu (xung nhịp cục bộ) tạo bởi bộ tạo giao động cục bộ (VCO) khớp về mặt pha và tần số với xung nhịp tại lối vào của hệ thống (xung nhịp tới - incoming clock).Mô tả dưới đây đề cập tới trạng thái ổn định (steady state) của PLL, đó là động thái của vòng bám pha sau một thời gian dài với sự tác động của các nhiễu ví dụ như một thăng giáng đột ngột của tần số lối vào; những nhiễu này tạo ra các dao động thiết lập (settling oscillations) cho các đại lượng đặc trưng của hệ thống, nó cũng được biếtđến như là các giá trị chuyển tiếp (transition values) Nếu hệ thống này là ổn định, các gía trị chuyển tiếp của quá trình thiết lập pha này (the settling phase), được gọi là trạng thái chuyển tiếp (transient state), rút ngắn lại khi hệ thống đạt được một trạng thái ổn định mới - PLL có 3 bộ : o Bộ tách phase (Phase Detector) tạo ra các xung dương hoặc các xung âm tuỳ thuộc hoặc là các giá trị chuyển tiếp của xung nhịp sắp tới đến trước các giá trị của xung nhịp cục bộ (VCO), hoặc ngược lại o Bộ lọc vòng (Loop filter) tín hiệu ra của bộ tách pha được gửi tới bộ lọc thông thấp của vòng bám pha; bộ lọc này rút giá trị trung bình của tín hiệu thu được từ các phép đo pha và cố gắng loại bỏ nhiễu của tín hiệu lối vào Nó bỏ đi tất cả các thành phần tần số cao từ các xung tín hiệu của bộ tách pha giữ lại tính chất của sự sai khác về pha (trong khoảng thời gian ngắn), do vậy tín hiệu của bộ tạo dao động cục bộ được điệu chỉnh dựa trên pha của tín hiệu vào o Bộ tạo dao động điều khiển bằng điện áp (VCO) được điều khiển bằng điện áp của tín hiệu lối ra của bộ lọc thông thấp Khi tín hiệu điều khiển bằng không, tần số VCO lúc này còn được gọi là tần số trung tâm (center frequency), sẽ tương ứng với tần số trung bình của tín hiệu vào của PLL Đưa ngõ ra của RX CK vào bộ JITTER METER Quan sát ngõ ra của bộ này khi điều chỉnh các nút f-ADJ và PHASE Cơ chế hoạt động của bộ này - Máy được dùng để đo và chỉ ra các thành phần rung pha của tín hiệu dữ liệu được sử dụng làm tín hiệu đầu vào và tín hiệu đồng hồ được trích xuất bởi mạch PLL bên trong được sử dụng làm tín hiệu tham chiếu - Nó có bộ cân bằng thông thường theo tiêu chuẩn và mức độ tăng cường của nó có thể được điều chỉnh - Chức năng ức chế được cung cấp để hạn chế phép đo rung pha của phần bị lỗi - Nó được biểu thị các giá trị rung pha đo được theo phần trăm (%) của các giá trị Σ của từng giá trị rung pha đo được với chu kỳ đồng hồ được sử dụng làm tham chiếu 2 Giải mã các tín hiệu đã được mã hóa: Hình 2 Sinh viên tiến hành mắc mạch như hình 2 Quan sát tín hiệu RX CK Điều chỉnh nút PHASE để tín hiệu RX CK trong 1 chu kì có 50% dương và 50% âm Vẽ dạng tín hiệu tín hiệu DATA và tín hiệu sau khi giải điều chế RZ Vẽ tín hiệu Data và tín hiệu sau khi giải điều chế MANCHESTER 3 Ảnh hưởng của nhiễu lên tín hiệu: Hình 3 Thay vì cho tín hiệu được điều chế tới thẳng các bộ giải mã, sinh viên cho tín hiệu điều chế đi qua kênh truyền cho nhiễu trắng, sau đó cho tín hiệu đi đến bộ giải mã Cho tín hiệu điều chế NRZ Bộ tạo nhiễu: đặt độ lớn biên độ nhiễu ở mức 25%, OUTPUT LEVEL ở mức 50% Tín hiệu điều chế NRZ trước và sau khi đi qua kênh truyền có nhiễu: Đặt lại bộ tạo nhiễu với biên độ nhiễu nhỏ nhất và ngõ ra là 100% Tại bộ đến BER, đặt chế độ đếm 10-4 bit Số bit lỗi: 4664-4666 Khi thay đổi các thông số của bộ nhiễu, và tiến hành lại các bước Thì số bit không thay đổi nhiều 4663-4667