Chương 10: W10 coa cachememory

Bài giảng tổ chức và cấu trúc máy tính của trường đại học công nghệ thông tin, chương 10. Bài giảng là slide powerpoint cung cấp đầy đủ kiến thức, bài tập, kỹ năng cho sinh viên về chương 10 của môn tổ chức và cấu trúc máy tính

Computer Organization and Architecture

(Tổ chức và Kiến trúc Máy tính)

Cache Memory

Chapter 05 05

Ref:

Dung lượng

 Độ dài từ nhớ - Bit

 Số lượng từ nhớ

5

Phương pháp Truy xuất

 Tuần tự

 Bắt đầu từ vị trí đầu đọc – đọc theo tuần tự

 Thời gian truy xuất phụ thuộc vào vị trí của dữ liệu & vị trí trư

ớc đó của đầu đọc

 Ví dụ: băng từ.

 Trực tiếp

 Mỗi block có duy nhất 1 địa chỉ

 Truy xuất bằng cách nhảy đến vùng địa chỉ & tìm kiếm tuần tự

 Thời gian truy xuất phụ thuộc vào vị trí truy xuất và vị trí trướ

c đó

 Ví dụ: đĩa từ

7

Phương pháp Truy xuất

 Ngẫu nhiên

 Mỗi địa chỉ xác định chính xác 1 ô nhớ

 Thời gian truy xuất độc lập với vị trí ô nhớ truy xuất hoặc vị tr í truy xuất trước đó.

Hiệu suất

 Thời gian truy xuất

 Khoảng thời gian giữa lấy địa chỉ & dữ liệu có giá trị

 Tổng thời gian truy xuất bộ nhớ

 Thời gian yêu cầu để bộ nhớ phục hồi trước lần truy xuất tiếp t heo

 Tổng thời gian truy cập được tính bằng thời gian truy xuất cộn

g thời gian phục hồi

 Tốc độ truyền

Tổ chức

 Sắp xếp các bit trong 1 words

13

Danh sách phân cấp

 Dung lượng nhỏ - tốc độ truy xuất nhanh

 Nằm giữa bộ nhớ chính & CPU

 Có thể được đặt trên CPU

15

Cấu trúc Cache/Bộ nhớ chính

Hoạt động của cache

 CPU yêu cầu nội dung dữ liệu trong 1 ô nhớ

 Kiểm tra dữ liệu có trong bộ nhớ cache

 Nếu có – lấy trong cache

 Nếu không có – đọc dữ liệu từ bộ nhớ chính đến cache

ỗi slot trong cache

17

Cache – Tác vụ đọc

Thiết kế cache

Địa chỉ cache

 Ở đâu?

 Giữa processor & bộ quản lý bộ nhớ ảo

 Giữa MMU & bộ nhớ chính

 Cache luận lý lưu trữ dữ liệu dùng địa chỉ ảo

 Processor truy cập trực tiếp đến cache, không thông qua cache vật lý

 Cache truy xuất nhanh trước khi MMU chuyển đổi địa chỉ

 Địa chỉ ảo dùng cùng không gian địa chỉ nhưng khác ứng dụng

 Cache vật lý lưu trữ dữ liệu dùng địa chỉ bộ nhớ chính

 Chi phí & Tốc độ

Tổ chức cache

21

So sánh kích thước cache

Processor Type Introduction Year of L1 cache L2 cache L3 cache

Pentium 4 PC/server 2000 8 KB/8 KB 256 KB —

IBM SP High-end server/ supercomputer 2000 64 KB/32 KB 8 MB —

CRAY MTA b Supercomputer 2000 8 KB 2 MB —

Itanium PC/server 2001 16 KB/16 KB 96 KB 4 MB SGI Origin 2001 High-end server 2001 32 KB/32 KB 4 MB —

Hàm ánh xạ

 Cache 64kByte

 Mỗi block cache có 4 bytes

 Cache 16k (2 14 ) dòng – mỗi dòng 4 bytes

 16Mbyte bộ nhớ chính

 24 bit địa chỉ

 (2 24 = 16M)

23

 W bit xác định duy nhất 1 word

 S bit xác định một khối nhớ

o 1 tag: s – r bit

Ánh xạ trực tiếp – Cấu trúc địa chỉ

 24 bit địa chỉ

 2 bit xác định word (1 block 4 byte)

 22 bit xác định block

 8 bit tag

 14 bit slot (line)

 Không có 2 khối cùng dòng cũng trường Tag

 Kiểm tra nội dung cache được tìm thấy & kiểm tra Tag

25

Tag s-r Line or Slot r Word w

Ánh xạ trực tiếp từ cache đến bộ nhớ chính

Ánh xạ trực tiếp – bảng ánh xạ cache

Ánh xạ tr

ực tiếp V í dụ

 Kích thước địa c

Tổng kết ánh xạ trực tiếp

 Kích thước địa chỉ = (s + w ) bits

 Số địa chỉ = 2^(s + w) (words hoặc bytes)

 Kích thước block = kích thước dòng = 2^w (words hoặc bytes)

 Số dòng trong cache = m = 2^r

 Kích thước của tag = (s – r) bits

29

Bài tập 1

 Cho địa chỉ bộ nhớ chính ở dạng hex: 111111, 666666, bbbbbb Xác định tag, line, word theo cách ánh xạ trực tiế

p theo định dạng sau:

Bài tập 2

 Xét 1 máy có kích thước bộ nhớ chính 216 bytes và kích thước block 8 bytes Giả sử rằng ánh xạ trực tiếp bộ nhớ cache bao gồm 32 dòng

a 16 bit địa chỉ nhớ chia bao nhiêu bit cho tag, cho line, b

 Cho các địa chỉ sau, dữ liệu được lưu vào line nào trong cache

 0001 0001 0001 1011

 1100 0011 0011 0100

 1101 0000 0001 1101

 1010 1010 1010 1010

 Giả sử địa chỉ 0001 1010 0001 1010 được lưu trong cac

he Xác định các địa chỉ khác cùng lưu trong khối này

 Consider a memory system that uses a 32-bit address

to address at the byte level, plus a cache that uses a 6

4 line size

a Assume a direct mapped cache with a tag field in t

he address of 20 bits Show the address

format and determine the following parameters: nu mber of addressable units (kích thước bộ nhớ), numb

er of blocks in main memory, size of w

 Xác định giá trị tag, line, word trong trường hợp địa chỉ:

 0x12345678

Tài liệu tham khảo

 Stallings, chapter 4 (all of it)

 www.pcguide.com/ref/mbsys/buses/