Thiết kế mạch khếch đại công suất âm tần

Mạch khếch đại công suất âm tần. Transistor làm việc ở chế độ AB. Mạch không dùng tụ xuất âm nên băng thông của mạch được mở rộng ở tần số thấp, tiếng sẽ ấm hơn, khắc phục nhược điểm của OTL. Tín hiệu ra không méo xuyên tâm. Hiệu suất cao

DANH SÁCH THÀNH VIÊN BÁO CÁO

ĐỒ ÁN 1: THIẾT KẾ MẠCH KHUẾCH ĐẠI ÂM TẦN OCL

Học Kỳ - 2 Năm Học 2022 – 2023

Nhận xét của giảng viên:

………

………

………

………

………

………

………

………

………

………

………

………

………

………

TP.Thủ Đức, Ngày Tháng Năm 2023

Chữ ký của giảng viên

MỤC LỤC

PHẦN 1: CƠ SỞ LÝ THUYẾT 1

1 Sơ đồ khối mạch khuếch đại âm tần OCL 1

2 Mạch khuếch đại vi sai 1

2.1 Đặc điểm của mạch khuếch đại vi sai cơ bản ở trạng thái cân bằng 1

3 Mạch khuếch đại công suất OCL 2

3.1 Phân loại mạch khuếch đại công suất 2

3.2 Mạch OCL 3

4 Hồi tiếp âm 4

5 Mạch đảo pha tín hiệu 5

PHẦN 2: THIẾT KẾ MẠCH KHẾCH ĐẠI CÔNG SUẤT ÂM TẤN OCL 7

A./ Tầng khuếch đại công suất OCL 8

I./ Nguồn cung cấp: Công suất trung bình phân phối trên tải được tính theo công thức: 8 II./ Chọn các giá trị R,Q: 8

III./ Độ lợi áp vòng hở 11

B./ Tầng đảo pha và khuếch đại 11

I./ Chọn các giá trị R R6, 14,Q : 11 5 II./ Độ lợi áp vòng hở 12

C./ Tầng khuếch đại vi sai và nguồn dòng không đổi 13

I./Nguồn dòng không đổi 13

II./Tầng khuếch đại vi sai 14

D./ Khảo sát các tụ điện ở tần số thấp 100hz 15

F./ Sơ đồ nguyên lý mạch khuếch đại âm tần OCL sau khi thiết kế 16

E./ Dùng phần mềm Multisim mô phỏng kết quả thiết kế 17

I./Kiểm tra chế độ DC 17

II./Kiểm tra chế độ AC 19

G./ Quá trình thi công mạch 23

I./ Chuẩn bị linh kiện và vẽ mạch PCB 23

II./ Hàn chì mạch in 25

III./ Đánh giá kết quả thi công 25

Tài liệu tham khảo 26

1

PHẦN 1: CƠ SỞ LÝ THUYẾT

1 Sơ đồ khối mạch khuếch đại âm tần OCL

2 Mạch khuếch đại vi sai

Mạch khuếch đại vi sai cũng là một dạng ghép trực tiếp đặc biệt, một dạng cơ bản của

mạch khuếch đại vi sai như hình 1

2.1 Đặc điểm của mạch khuếch đại vi sai cơ bản ở trạng thái cân bằng

Hai mạch khuếch đại đối xứng nhau theo đường thẳng đứng và cực E của 2 transistor nối

chung với nhau có:

- V CC =V EE: Mạch được phân cực bằng 2 nguồn điện thế đối xứng (âm, dương) để có các điện thế ở cực nền bằng 0 volt (hầu hết các mạch khuếch đại vi sai dùng 2 nguồn điện áp, nhưng

nó cũng có thể hoạt động khi sử dụng một nguồn đơn)

Tầng KĐSC OCL

Hồi tiếp

âm

Hình 1: Mạch khuếch đại ghép vi sai

2

- Mạch vi sai có 2 ngõ vào V , i1 V và 2 ngõ ra i2 V ,1 V o 2

➢ Có hai phương pháp lấy tín hiệu ra:

- Phương pháp ngõ ra vi sai: tín hiệu được lấy ra giữa 2 cực thu

- Phương pháp ngõ ra đơn cực: tín hiệu được lấy ra giữa cực thu và mass

➢ Tín hiệu ngõ vào có 2 loại:

-Tín hiệu cách chung ngõ vào Đây là tín hiệu nhiễu đồng pha (cùng pha, cùng biên độ)

Gọi tín hiệu vi sai là tín hiệu ac cần khuếch đại và chúng ngược pha với nhau 180 Gọi A là d

hệ số khuếch đại tín hiệu vi sai, Aclà hệ số khuếch đại nhiễu

3 Mạch khuếch đại công suất OCL

3.1 Phân loại mạch khuếch đại công suất

Các dạng mạch KĐ công suất: lớp A, B, AB, C

- Mạch KĐ công suất lớp A là mạch KĐ mà transistor có điểm làm việc Q nằm trong

vùng KĐ và dẫn trong toàn chu kì của tín hiệu ngõ vào

- Mạch KĐ công suất lớp B là mạch KĐ mà transistor có điểm làm việc Q nằm trong vùng tắt

do đó transistor chỉ dẫn trong một bán kì của của tín hiệu ngõ vào

3

- Mạch KĐ công suất lớp AB là mạch KĐ mà transistor có điểm làm việc Q nằm trong vùng

KĐ gần vùng tắt do đó transistor dẫn nhiều hơn một bán kì và ít hơn một chu kì của tín hiệu

ngõ vào

- Mạch KĐ công suất lớp C là mạch KĐ mà transistor có điểm làm việc Q nằm sâu trong

vùng tắt do đó transistor dẫn ít hơn một bán kì của của tín hiệu ngõ vào

Dạng sóng dòng iC của bốn dạng mạch KĐ công suất với tín hiệu ngõ vào có dạng sin trong

Nguyên lý hoạt động của mạch

- Ở bán kỳ dương của Vi ta có transistor Q1

dẫn, Q2 không dẫn Vì vậy, tồn tại dòng

điện iT1, dòng điện iT2 bằng không Ở bán

kỳ âm của Vi ta có transistor Q1 không dẫn,

Q2 dẫn Vì vậy, tồn tại dòng điện iT2, dòng

điện iT1 bằng không

Hình 3 Mạch khuếch đại đẩy kéo công suất chế độ AB (OCL).

4

Do đó, theo chiều dòng điện trên mạch ta có:

- Dòng trên tải: iL = iT1 – iT2

- Dòng của nguồn cung cấp: is = iT1 + iT2

Để dòng tải không méo thì Ip1 = Ip2 = Ip, hoạt

động của 2 transistor phải đối xứng, R1 = R2, Re1 =

Re2, VCC = VEE (nguồn đôi đối xứng), điện thế điểm

giữa VM = 0

Nhìn trên giản đồ của dòng IS ta có công thức

tính dòng điện trung bình của nguồn như sau:

/ 2

0

22

ấm hơn, khắc phục nhược điểm của OTL

- Tín hiệu ra không méo xuyên tâm

- Hiệu suất cao

4 Hồi tiếp âm

Sơ đồ khối của hồi tiếp

Hình 4: Giản đồ các tín hiệu dòng

và áp ngõ vào và ra theo thời gian

của mạch OCL

5

A : mạch khuếch đại vòng hở có hệ số khuếch đại vòng hở là A.

 : là mạch hồi tiếp, có hệ số hồi tiếp là

S fb : là tín hiệu hồi tiếp

- Giảm nhiễu: hồi tiếp âm làm tăng tỉ số nén tín hiệu trên nhiễu

- Giảm méo: khi transistor làm việc không tuyến tính, méo sẽ xuất hiện trong tín hiệu ngõ ra,đặc biệt tại những mạch có biên độ tín hiệu ngõ ra lớn Hồi tiếp âm sẽ làm transistor hoạtđộng tuyến tính hơn

- Cải thiện tổng trở vào và tổng trở ra

Khuyết điểm:

- Giảm độ lợi hay giảm hệ số khuếch đại điện áp

- Có thể mạch không ổn định (sinh ra dao động) tại tần số cao

Phân loại:

+) Hồi tiếp điện áp nối tiếp (khuếch đại điện áp)

+) Hồi tiếp dòng điện song song (khuếch đại dòng điện)

+) Hồi tiếp dòng điện nối tiếp (khuếch đại truyền dẫn)

+) Hồi tiếp điện áp song song (khuếch đại truyền trở)

5 Mạch đảo pha tín hiệu

Trong mạch KĐ công suất đẩy kéo do hai transistor phải dẫn luân phiên nhau trong một chu

kỳ của tín hiệu, mỗi transistor dẫn trong một bán kì vì vậy phải sử dụng thêm một mạch đảo pha đểđảo pha tín hiệu trước khi cung cấp tín hiệu cho mạch KĐ công suất đẩy kéo

6

Các dạng mạch đảo pha:

Hình 5: Các dạng mạch đảo pha

7

PHẦN 2: THIẾT KẾ MẠCH KHẾCH ĐẠI CÔNG SUẤT ÂM TẤN OCL

Mạch khuếch đại công suất âm tần OCL

8

A./ Tầng khuếch đại công suất OCL

Yêu cầu của thiết kế: Công suất loa: P L =15W

I./ Nguồn cung cấp:

Công suất trung bình phân phối trên tải được tính theo công thức:

2

2 2

2 2

( )1

2 ( )

.( ) 2 ( )

9

+) Lúc ấy hệ số phẩm chất transistor:

max

5,50,3615

C L

P

P =  (thường chọn P L5P Cmax) giá trị phù hợp

+) Để transistor hoạt động an toàn, ta chọn:

bảo đảmkhông hư hỏng, không quá công suất định mức.Từ đó ta chọn cặp Transistor bổ phụ:

1( )

Q npn TIP41A và Q pnp TIP42A2( )

e

656A60

15 75(0, 62 )

C C CEO f

0,83

93,37550

10

4545

DC CQ CQ

50(0,1 8)

16,845

18

(0,1 8)

16,8 18100

e 100 300( 10 )

C

CEO C

11

III./ Độ lợi áp vòng hở

4 e / /( e3 3 1 2 e3 2 e1 e )3

26100.200 / /(200 0,1.200 0,1.200.45)

50956

R R hf hf re R hf R hf hf

mA mA

18

L L

V OCL

R hf hf V

A

mA mA

+) Qua sơ đồ mạch, ta nhận thấy rằng nhiệm vụ khác của 4 diode

là phân cực DC cho cặp Transistor Q Q sao cho 2 Transistor 3, 4

này làm việc ở lớp AB, tránh méo tín hiệu khuếch đại ở ngõ ra loa

+) Như tính ở trên ta có:

'

0,83 0,83 0, 75 1, 58

+) Giả sử transistor Q5được phân cực với dòng I CQ5 = −10mA

thì R6được tính như sau:

' 6

5

18 3,16

1.484 10

( e 1)

57, 69

mA K

13

C./ Tầng khuếch đại vi sai và nguồn dòng không đổi

I./Nguồn dòng không đổi

+) Giả sử chọn điot zener có dòng điệnI Zt =5mAvà điện áp ngược đánh thủngV Z =6, 2V

+) Ta thường chọn giá trị nguồn dòng khoảng2 5mA  do đó sử dụng transistor npn loại

2SC1815 có dòng phân cực I CQ8 =2mAhfe8 =100 200 tìm được giá trị R R : 1, 2

2

2

0 ( 18) 6, 2 11,8

14

II./Tầng khuếch đại vi sai

+) Từ nguồn dòng không đổi là 2mA ở trên ta có:

8

7 6

21

400 W

e 100 200( 1 )

CEO C

cực transistor với dòng không đổi lần lượt I CQ5 = −10mA,I CQ1=50mA

388, 6309,8 1

Vf

R Vo

25237,113

17

E./ Dùng phần mềm Multisim mô phỏng kết quả thiết kế

I./Kiểm tra chế độ DC

Hình 18: Kết quả mô phỏng dòng điện DC ở tầng vi sai, tiền khuếch đại, tầng OCL

+) Bảng kết quả đo dòng điện I CQ của các transistor

18

Hình 19: Kết quả mô phỏng công suất tiêu tán chế độ tĩnh các transistor

+) Bảng kết quả đo công suất tiêu tán các transistor ở chế độ tĩnh

Transistor I CQ Công suất

+) Ở chế độ DC ta nhận thấy rằng cáccông suất tiêu tán ở chế tĩnh là tương đối thấp điều này thì cho thấy các transistor phân cực khá tốt

19

II./Kiểm tra chế độ AC

Hình 20: Kết quả mô phỏng công suất tiêu tán chế độ AC các transistor với Vi=50mV

Hình 21: Kết quả mô phỏng dòng điện ở chế độ AC

*Dạng sóng ngõ vào ra mạch khuếch đại âm tần có hồi tiếp

+) Dạng sóng ngõ vào và ra ứng với tần số 10hz và biên độ 50mA(Vrms):

22

+)Băng tần của mạch

Hình 25: Dải băng tần của mạch

+)Độ rộng băng tần của mạch bị giới hạn bởi tần số cắt dưới và tần số cắt trên, tần số cắt của mạch mà tại đó có độ lợi của mạch giảm đi căn bậc hai của hai hay nói cách khác giảm đi 3 dB

Nhận xét: Ta nhận thấy rằng tần số cắt thấp giảm xuống fL=30,445hz (24,685dB) so với lúc ta khảo sát tần số cắt thấp là 100hz do quá trình lựa chọn tụ điện và sử dụng sơ đồ tín hiệu nhỏ để tính toán nên 1 phần dẫn đến sự sai số này

23

G./ Quá trình thi công mạch

I./ Chuẩn bị linh kiện và vẽ mạch PCB

+) Linh kiện cần thiết:bao gồm transistor, điot, điện trở, tụ điện, loa, biến áp nguồn đối xứng

24

Biến áp nguồn đôi đối xứng 15V

+) Kết nối các linh kiện trên mạch in theo sơ đồ mạch PCB đã được thiết kế

+) Đảm bảo đúng thứ tự kết nối và kỹ thuật kết nối chính xác để đảm bảo tính chắc chắn và tiếp xúc tốt

Hình 26: Hình ảnh thi công mạch khuếch đại công suất âm tần OCL thực tế

III./ Đánh giá kết quả thi công

+) Mạch khuếch đại công suất âm tần OCL thi công thực tế không hoạt động như mô phỏng thiết kế

26

Tài liệu tham khảo

1 Giáo trình điện tử cơ bản, Trần Thu Hà - Trương Thị Bích Ngà – Nguyễn Thị Lưỡng – Bùi Thị Tuyết Đan – Phù Thị Ngọc Hiếu – Dương Thị Cẩm Tú

2 Điện Tử 1 và Điện Tử 2,Phạm Hồng Liên

3 Có tham khảo bảng Datasheet tại: https://www.alldatasheet.com/

4 Sử dụng phần mềm Multisim mô phỏng, vẽ mạch PCB Altium