MÉu b×a luËn v¨n cã in ch÷ nhò Khæ 210 x 297 mm § in h k im c h i § iÖn tö v iÔn th « n g 2 0 0 4 2 0 0 6 Bé gi¸o dôc vµ ®µo t¹o Trêng ®¹i häc b¸ch khoa hµ néi 0BLuËn v¨n th¹c sÜ khoa häc ThiÕt kÕ vi[.]
Mẫu bìa luận văn có in chữ nhũ Khổ 210 x 297 mm Đ inh kim chi Bộ giáo dục đào tạo Trờng đại học bách khoa hà nội - LuËn văn thạc sĩ khoa học B Đ iện tử viễn thông Thiết kế vi mạch thực thuật toán AES dựa công nghệ FPGA đinh kim chi B 2004 - 2006 Hµ Néi 2006 Hµ néi 2006 Tai ngay!!! Ban co the xoa dong chu nay!!! 17061131453761000000 Môc lôc Môc lôc T 51 T 51 Danh mục bảng T 51 T 51 Danh mục hình vẽ, đồ thÞ T 51 T 51 Các từ viết tắt T 51 T 51 Lời nói đầu T 51 T 51 Ch¬ng Tỉng quan vấn đề nghiên cứu 11 T 51 1.1 Giíi thiƯu vỊ b¶o mËt th«ng tin 11 T 51 T 51 T 51 T 51 1.2 LÜnh vùc b¶o mËt 12 T 51 T 51 T 51 T 51 1.3 Các thuật toán bảo mật đợc ¸p dông 13 T 51 T 51 T 51 T 51 1.4 VÊn ®Ị qu¶n lý khãa 16 T 51 T 51 T 51 T 51 1.4.1 Cách tạo khóa 16 T 51 T 51 1.4.2 Các khóa ngẫu nhiên 18 T 51 T 51 1.4.3 Ph©n phèi khãa 18 T 51 T 51 1.4.4 Qu¶n lý khóa theo mô hình tập trung theo mô hình ®iÓm - ®iÓm 19 T 51 T 51 1.5 Các tiêu chuẩn bảo mật số liệu thông dơng hiƯn 20 T 51 T 51 1.5.1 Tiªu chuÈn DES 20 T 51 T 51 1.5.2 Tiªu chuÈn Triple-DES 21 T 51 T 51 1.5.3 Tiªu chuÈn AES 22 T 51 T 51 1.6 So sánh bảo mật cứng bảo mật mềm 23 T 51 T 51 1.7 Các yêu cầu thiết bị bảo mật cứng 24 T 51 T 51 1.8 C¸c hƯ thống bảo mật cứng đợc ứng dụng 24 T 51 T 51 1.9 §Ị xuất giải pháp chế tạo vi mạch thực thuật toán bảo mật AES 25 T 51 T 51 Chơng Tiêu chuẩn bảo mật số liệu AES 28 T 51 2.1 C¸c ®Þnh nghÜa 28 T 51 T 51 2.2 C¸c quy íc 31 T 51 T 51 2.3 Cơ sở toán học 34 T 51 T 51 2.4 ThuËt to¸n AES 39 T 51 T 51 Chơng Thiết kế vi mạch thực thuật toán AES 52 T 51 3.1 ThiÕt kÕ phần cứng vi mạch AES 52 T 51 T 51 3.1.1 §Ị xuất kiến trúc phần cứng vi mạch AES 52 T 51 T 51 3.1.2 Mô tả chi tiết chu trình mà hóa, giải mà 54 T 51 T 51 3.2 LËp trình cho vi mạch AES 58 T 51 T 51 3.2.1 C«ng lËp tr×nh 58 T 51 T 51 3.2.2 Ph¬ng pháp lập trình 61 T 51 T 51 3.2.3 KiÕn tróc phần mềm vi mạch AES 61 T 51 T 51 3.2.4 C¸ch thùc hiƯn 63 T 51 T 51 3.2.5 Giao diƯn vµo/ra module m· hóa giải mà 65 T 51 T 51 Chơng Kết thực nghiệm 66 T 51 4.1 Kết thực ngôn ngữ mô tả phÇn cøng 66 T 51 T 51 4.2 Kết thực phần cứng 67 T 51 T 51 4.2.1 Đề xuất kiến trúc phần cứng m¹ch thư nghiƯm 67 T 51 T 51 4.2.2 Lùa chän linh kiÖn 69 T 51 T 51 4.2.3 Sơ đồ nguyên lý 70 T 51 T 51 4.2.4 ThiÕt kÕ m¹ch in PCB 70 T 51 T 51 4.2.5 Kết thực chip FPGA toàn module AES số module giao tiếp khác cho m¹ch thư nghiƯm 72 T 51 T 51 4.3 Một số kết khác 73 T 51 T 51 4.3.1 Thực thuật toán AES máy tÝnh 73 T 51 T 51 4.3.2 Phần mềm điều khiển cho mạch thử nghiÖm 84 T 51 T 51 4.4 Kết luận hớng phát triển 85 T 51 T 51 4.4.1 KÕt luËn 85 T 51 T 51 4.4.2 Híng ph¸t triĨn 85 T 51 T 51 Tµi liƯu tham kh¶o 87 T 51 T 51 Phô lôc - T¹o khãa m· 88 T 51 T 51 Phô lôc - M· hãa 93 T 51 T 51 Phụ lục - Phần mềm thực thuật toán AES máy tính 95 T 51 T 51 Danh mục bảng Bảng 1.1 Số khóa trờng hợp khóa độ dài khác 17 T 51U U T 51 B¶ng 1.2 Thêi gian tìm kiếm nhiều với trờng hợp khóa có độ dài khác 17 T 51U T 51U Bảng 3.1 Giá trị số D[31 0] 58 T 51U T 51U Bảng 3.2 Giao diện vào/ra module mà hóa giải mà 65 T 51U T 51U Bảng 4.1 Kết biên dÞch module m· hãa 66 T 51U U T 51 B¶ng 4.2 KÕt qu¶ biên dịch module giải mà 67 T 51U U T 51 B¶ng 4.3 TÝnh chip FPGA EP1C6Q240-C8 69 T 51U U T 51 Bảng 4.4 Kết biên dịch module AES module giao tiếp khác mét chip FPGA EP1C6Q240-C8 72 T 51U T 51U Danh mơc c¸c hình vẽ, đồ thị Hình 1.1 Mô hình phân phối khóa đơn giản 19 T 51U T 51U Hình 2.1 Biểu diễn mẫu bit theo hÖ hex 32 T 51U T 51U Hình 2.2 Các số cđa Byte vµ Bit 33 T 51U T 51U Hình 2.3 Mảng Trạng thái, đầu vào đầu 33 T 51U U T 51 Hình 2.4 Mối quan hệ Khóa - Khối - Chu tr×nh 39 T 51U U T 51 Hình 2.5 Thuật toán mà hóa 40 T 51U T 51U Hình 2.6 SubBytes() sử dụng bảng S-box biến đổi byte mảng Trạng thái 41 T 51U T 51U H×nh 2.7 S-box: giá trị thay cho byte xy (dạng hex) 42 T 51U T 51U H×nh 2.8 ShiftRows() thực dịch vòng ba hàng cuối mảng Trạng thái 43 T 51U T 51U Hình 2.9 MixColumns() thực mảng Trạng th¸i theo tõng cét 44 T 51U U T 51 H×nh 2.10 AddRoundKey() thùc hiƯn phÐp XOR tõng cột mảng Trạng thái với từ chuỗi khãa 45 T 51U T 51U Hình 2.11 Thuật toán tạo khóa 46 T 51U U T 51 Hình 2.12 Thuật toán giải mà 47 T 51U U T 51 Hình 2.13 InvShiftRows() dịch vòng ba hàng cuối mảng Trạng thái 48 T 51U U T 51 Hình 2.14 Bảng S-box đảo: giá trị thay cho byte xy (dạng hex) 48 T 51U U T 51 H×nh 2.15 ThuËt toán giải mà tơng đơng 51 T 51U T 51U H×nh 3.1 Khèi m· hãa vi m¹ch AES 53 T 51U T 51U H×nh 3.2 Khối giải mà vi mạch AES 53 T 51U T 51U H×nh 3.3 Chu tr×nh m· hãa 54 T 51U T 51U Hình 3.4 Chu trình giải mà 55 T 51U U T 51 Hình 3.5 Phép biến đổi ShiftRow 56 T 51U T 51U Hình 3.6 Phép biến đổi InvShiftRow 56 T 51U U T 51 H×nh 3.7 Khèi Logic KeyRound 57 T 51U T 51U H×nh 3.8 Khèi Logic InvKeyRound 57 T 51U T 51U H×nh 3.9 Cấu trúc chơng trình mà hóa 62 T 51U T 51U H×nh 3.10 Cấu trúc chơng trình giải mà 62 T 51U T 51U H×nh 3.11 Đồ thị thời gian trình mà hóa AES 63 T 51U U T 51 Hình 3.12 Đồ thị thời gian trình nạp khãa gi¶i m· AES 64 T 51U T 51U Hình 3.13 Đồ thị thời gian trình gi¶i m· AES 64 T 51U U T 51 Hình 4.1 Kết chạy mô trình mà hóa 66 T 51U T 51U Hình 4.2 Kết chạy mô trình giải mà 67 T 51U T 51U Hình 4.3 Kiến trúc phần cøng m¹ch thư nghiƯm AES 68 T 51U U T 51 Hình 4.4 Sơ đồ m¹ch in sau thiÕt kÕ 71 T 51U U T 51 H×nh 4.5 Bảng mạch thử nghiệm AES sau đà hàn 72 T 51U T 51U Hình 4.6 Sơ đồ khối phần mềm thực thuật toán AES máy tính 74 T 51U T 51U Hình 4.7 Lu đồ thuật toán trình m· hãa 75 T 51U T 51U Hình 4.8 Lu đồ thuật toán trình giải mà 76 T 51U U T 51 Hình 4.9 Lu đồ thuật toán trình tạo khóa 77 T 51U U T 51 H×nh 4.10 Giao diện phần mềm thực thuật toán AES m¸y tÝnh 78 T 51U U T 51 Hình 4.11 Chi tiết trình mà hóa 78 T 51U T 51U Hình 4.12 Chi tiết trình giải mà 79 T 51U T 51U Hình 4.13 Giao diện chơng trình điều khiển giám sát phần cứng 84 T 51U U T 51 Các từ viết tắt Tiếng Anh A AES TiÕng ViƯt Advanced Encryption Standard Tiªu chn m· hãa tiên tiến Analog Hardware Description Language Ngôn ngữ lập trình mô tả phần cứng tơng tự DES Data Encryption Standard Tiªu chn m· hãa sè liƯu F FPGA Field-Programmable Gate Array Thiết bị có khả lập trình đợc H HDL Hardware Description Language Ngôn ngữ lập trình mô tả phần cứng Integrated Development Environment Môi trờng phát triển tích hợp Key Distribution Center Key Translation Center Trung tâm phân phối khóa Trung tâm biên dịch khóa Ron Rivest, Adi Shamir and Leonard Adleman Thuật toán bảo mật khóa công khai Very high scale IC Hardware Description Language Ngôn ngữ lập trình mô tả phần cứng mật độ tích hợp cao AHDL D I IDE K KDC KTC R RSA V VHDL Lời nói đầu Bảo mật phơng pháp, kỹ thuật công nghệ nhằm bảo vệ thông tin bí mật nh thông tin giao dịch, thông tin cá nhân nhằm ngăn cản việc đánh cắp hay truy cập bất hợp pháp vào nguồn tài nguyên không đợc phép Bảo mật thông tin đà đời từ lâu, lúc đầu đợc sử dụng quân Nhng nay, bảo mật đà đợc áp dụng rộng rÃi dân sự, đặc biệt ngành kinh tế, tài chính, ngân hàng nghiên cứu khoa học Cuộc cách mạng công nghệ thông tin đà tạo bớc ngoặt lớn cho nhân loại Cơ hội phát triển cho quốc gia vô thuận lợi Sự giao lu hội nhập toàn cầu đà mở rộng trớc mắt tất quốc gia kể quốc gia phát triển Thông tin tri thức lực cạnh tranh mạnh mẽ kỷ nguyên mới, kỷ nguyên Internet thông tin số Tuy nhiên, ta lạm dụng môi trờng thông tin mức mà biện pháp kiểm soát hay bảo vệ lờng hết đợc tác động xấu mà đem lại Vì thế, vấn đề cần giải vấn đề an toàn, bảo mật tin cậy cho thông tin dới góc độ kỹ thuật pháp lý Tại Việt Nam, sách đà tạo điều kiện cho doanh nghiệp phát triển mạng thông tin sở hạ tầng Trong thời gian tới, công nghệ WAN đáp ứng tốt yêu cầu băng thông, chất lợng dịch vụ, đồng thời nạn công mạng với mục đích trị kinh tế gia tăng nhanh chóng việc bảo mật thông tin ngày đợc trọng Không nhà cung cấp dịch vụ mà quan phủ, quân đội, khối ngân hàng doanh nghiệp bắt đầu có ý thức an toàn thông tin Tuy nhiên, sản phẩm bảo mật đợc sản xuất nớc thờng có giá thành đắt, dành cho doanh nghiệp lớn nh ngân hàng, tài Với doanh nghiệp vừa nhỏ, họ có nhu cầu bảo mật thông tin nhng họ đủ khả để mua sản phẩm Bên cạnh đó, ngành an ninh quốc phòng lại không muốn 10 mua sản phẩm bảo mật nớc lại xuất phát từ vấn đề bảo mật thông tin Trên sở đó, tác giả đà nghiên cứu phát triển thành đề tài Thiết kế vi mạch thực thuật toán AES dựa công nghệ FPGA đợc sử dụng cho nhiều mục đích khác AES tiêu chuẩn bảo mật ®ang ®ỵc øng dơng réng r·i nhÊt hiƯn nay, mét nhãm hai kü s ngêi BØ lµ Joan Daemen, Vincent Rijmen nghiên cứu đề xuất vào tháng năm 1998 đợc Viện tiêu chuẩn công nghệ quốc gia Hoa Kỳ NIST thông qua tháng 11 năm 2001 nh tiêu chuẩn thức áp dụng cho bảo mật số liệu Bên cạnh đó, tác giả đà sử dụng phơng pháp thiết kế phần cứng tiên tiến dựa công nghệ FPGA Với công nghệ nhiều chức điều khiển, logic ®Ịu cã thĨ thiÕt kÕ trªn mét chip Bố cục luận văn nh sau: Chơng trình bày tổng quan vấn đề nghiên cứu đề xuất giải pháp, Chơng giới thiệu tiêu chuẩn bảo mật AES, Chơng trình bày vấn đề thiết kế phần cứng phần mềm vi mạch AES, Chơng đa kết thu đợc lý thuyết thực tế nh đề xuất hớng phát triển ®Ị tµi Trong thêi gian qua, ®Ĩ hoµn thiƯn ln văn, em đà nhận đợc tận tình hớng dẫn T.S Nguyễn Hữu Trung Tuy nhiên, thời gian có hạn, luận văn khó tránh khỏi thiếu sót, em mong nhận đợc đóng góp ý kiến thày cô giáo để hoàn thiện Xin chân thành cảm ơn