Báo cáo kỹ thuật số

Thiết kế mạch đếm nhị phân không đồng bộ 8 bit UpDOWN điều khiển bằng 1 nút nhấn (mạch sử dụng IC 74112) kỹ thuật số khoa điện điện tử trường đại học sự phạm kỹ thuật thành phố hồ chí minhkhoa điện điện tử trường đại học sự phạm kỹ thuật thành phố hồ chí minh

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH KHOA ĐIỆN – ĐIỆN TỬ  BÁO CÁO TOPIC Khảo sát datasheet IC 74112 Thiết kế mạch đếm nhị phân không đồng bit Up/DOWN điều khiển nút nhấn (mạch sử dụng IC 74112) Tp Hồ Chí Minh, tháng 12 năm 2023 LỜI CAM KẾT Đê tai la nhom tư thưc hiên dưa tai liêu tham khao ma không sư dung lai tư bât ky công trinh đa nghiên cưu nao, nêu co chep , nhom se chiu trach nhiêm PHÂN CÔNG NHIỆM VU Nhom: 12 STT Họ va tên Ma số sinh viên Công viêc Mưc độ hoan Pham Ba Tâm 22129035 Thiêt Kê Powerpoin 100% Đinh Minh Thanh 21142372 Thiêt Kê, Mô Mach 100% Lê Hoan Thanh 22129036 Nguyễn Tân Thanh 19151286 Thuyêt trinh Powerpoin 100% Huynh Ngọc Thach 21142378 Viêt Bao Cao 100% 0% CHƯƠNG 1: CÁC IC LIÊN QUAN CÓ TRONG MẠCH CẦN THIẾT KẾ 1.1 NE555 1.1.1.Thông số - Điên ap đầu vao : 4.5 - 16V ( điên ap thường dùng la 5V,15V) - Dòng tiêu thu : 10mA - 15mA - Điên ap logic mưc cao : 0.5 - 15V - Điên ap logic mưc thâp : 0.03 - 0.06V - Công suât tiêu thu (max): 600mW - Nhiêt độ hoat động: 0-70 0C 1.1.2 Chức NE555 + Tao xung + Điêu chê độ rộng xung (PWM) + Điêu chê vi trí xung (PPM) (Hay dùng thu phat hồng ngoai) … 1.1.3 Bố trí chân chức chân: a) Bố trí chân Hinh 1.1: IC NE555 N gồm co chân b) Chức chân + Chân số (GND): cho nối GND để lây dòng câp cho IC hay chân gọi la chân chung + Chân số (TRIGGER): Đây la chân đầu vao thâp điên ap so sanh va dùng chân chốt hay ngõ vao tần so ap Mach so sanh dùng cac transitor PNP với mưc điên ap chuẩn la 2/3Vcc + Chân số (OUTPUT): Chân la chân dùng để lây tín hiêu logic Trang thai tín hiêu xac đinh theo mưc va + Chân số (RESET): Dùng lập đinh mưc trang thai Khi chân số nối masse thi ngõ mưc thâp Còn chân nối vao mưc ap cao thi trang thai ngõ tùy theo mưc ap chân va Nhưng ma mach để tao dao động thường hay nối chân lên VCC + Chân số (CONTROL VOLTAGE): Dùng lam thay đổi mưc ap chuẩn IC 555 theo cac mưc biên ap ngoai hay dùng cac điên trở ngoai cho nối GND + Chân số (THRESHOLD): la chân đầu vao so sanh điên ap khac va dùng chân chốt + Chân số (DISCHAGER): co thể xem chân khoa điên tư va chiu điêu khiển bỡi tầng logic chân Khi chân mưc ap thâp thi khoa đong lai, ngược lai thi no mở Chân tư nap xa điên cho mach R-C lúc IC 555 dùng tầng dao động + Chân số (Vcc): la chân cung câp ap va dòng cho IC hoat động Không co chân coi IC chêt No câp điên ap tư 4.5 - 16V 1.2 IC 74112 1.2.1 Khái niệm 74LS112 la IC flip-flop JK kep co tính J, K, đồng hồ va khơng đồng riêng lẻ va đầu vao rõ rang cho flip-flop No chưa hai flip-flop J-K kích hoat sườn âm độc lập với J-K riêng lẻ, đồng hồ va đầu vao rõ rang trưc tiêp IC 74LS112 co điên ap lam viêc đa dang, nhiêu điêu kiên lam viêc va giao tiêp trưc tiêp với CMOS, NMOS va TTL Đầu IC kèm với TTL, giúp dễ dang lam viêc với cac thiêt bi TTL va vi điêu khiển khac Hinh 1.2: IC 74LS112 1.2.2 Sơ đồ chân Số chân Tên chân Mô ta 1CLK Đầu vao đồng hồ 1K Chân đầu vao K1 1J Chân đầu vao J1 1PRE’ Chân active low preset 1Q Chân đầu Q1 1Q’ Chân đầu active low Q1 2Q’ Chân đầu active low Q2 GND Chân ground 2Q Chân đầu Q2 10 2PRE’ Chân active low preset 11 2J Chân đầu vao J2 12 2K Chân đầu vao K2 13 2CLK Đầu vao đồng hồ 14 2CLR’ Chân active low / clear 15 1CLR’ Chân active low / clear 16 Vcc Nguồn chip 1.2.3 Thông số kĩ thuật: - Họ công nghê: LS - IC goi JK Flip Flop kep - Điên ap cung câp (Vcc): 4,5- 5,5 (V) - Số bit: - Tần số điên ap binh thường (max): 45MHz - Độ trễ lan truyên (Tối đa): 20ns - IOL (Tối đa): 8mA - IOH (Tối đa): - 0,4mA - Nhiêt độ hoat động ổn đinh: 25 0C CHƯƠNG 2: SƠ ĐỒ KHỐI MẠCH THIẾT KẾ VÀ HOẠT ĐỘNG CỦA CÁC KHỐI TRONG SƠ ĐỒ 2.1 Sơ đồ khối mạch thiết kế 2.2 Hoạt động khối sơ đồ - Khối nguồn: co chưc cung câp nguồn cho ca mach hoat động - Khối tao dao động: Sư dung IC555 để tao xung clock câp cho mach - Khối đêm: sư dung IC 74112 để đêm nhi phân - Khối chuyển chê độ: Sư dung nút nhân va FF JK để chuyển đêm lên, xuống - Khối hiển thi: sư dung đầu dị logic để mơ ta trang thai đêm lên/ xuống CHƯƠNG 3: MẠCH NGUYÊN LY VÀ LY DO CHỌN CÁC LINH KIỆN, TÍNH TỐN CÁC THÔNG SỐ TRONG MẠCH 3.1 Mạch nguyên ly: Hinh 3.1: Sơ đồ mach nguyên lý 3.2 Ly chọn linh kiện tính tốn thơng số mạch 3.2.1 Khối tạo xung dao động - Chưc năng: Câp xung clock cho ghi - Lưa chọn linh kiên va lý chọn: + IC555 ưng dung rât phổ biên để tao nên cac mach như: Mach đơn ổn, mach dao dộng đa hai, mach chia tần,… + Co thể kêt hợp với điên trở va tu điên để tao chu ki dao đông theo ý muốn - Nguyên lý hoat động: Câu tao NE555 gồm OP-amp so sanh điên ap, mach lật va transistor để xa điên Câu tao IC đơn gian hoat động tốt Bên gồm điên trở mắc nối tiêp chia điên ap VCC phần Câu tao tao nên điên ap chuẩn Điên ap 1/3 VCC nối vao chân dương Op-amp va điên ap 2/3 VCC nối vao chân âm Op-amp Khi điên ap chân nhỏ 1/3 VCC, chân S = [1] va FF kích Khi điên ap chân lớn 2/3 VCC, chân R FF = [1] va FF reset Hinh 3.2: Câu tao IC NE555 - Nhin vao sơ đồ mach ta co cơng thưc tính tần số , độ rộng xung: + Tần số tín hiêu đầu la: f = 1/(ln2.C.(R1 + 2R2)) + Chu ki tín hiêu đầu : t = 1/f + Thời gian xung mưc H (1) chu ki: t1 = ln2 (R1 + R2).C + Thời gian xung mưc L (0) chu ki: t2 = ln2.R2.C - Tính toan cac thơng số mach: Hinh 3.3: Mach mô mach tao xung Kết Tham số Thời gian dẫn mức áp cao (Tn) Thời gian dẫn mức áp thấp (Tx) Khoảng thời gian (T) Tần số (F) Chu kỳ xung Công thức Đơn vị RV1 = Ω RV1 = 68k Ω ln(2) × (R3 + RV1) × C2 0.057 0.528 Giây ln(2) × RV1 × C2 0.471 Giây ln(2) × (R3 + × RV1) × C2 / ((R3 + × RV1) × C2 × ln(2)) (Tn / T) × 100 0.057 17.594 100 1 52.8 Giây Hertz (Hz) Phần trăm (%) 3.2.2 Khối đếm IC 74112 - Chưc năng: Đêm lên/xuống theo ma nhi phân bit - Lý lưa chọn linh kiên: Để co thể đap ưng cho yêu cầu la khởi tao mach đêm lên/xuống co thể hoat động thi nhom em chọn JK Flip Flop cu thể la IC 74112 - Chưc cac chân: + Chân CLK: chân nhận xung clock IC Để IC co thể hoat động thi phai co xung clock đưa vao chân Xung clock se tao khối tao dao động la IC NE555 va ngõ khối tao dao động se kêt nối với ngõ vao xung CK IC 74112 + Chân J va K: chân dùng để đưa liêu vao, co thể ghep chung chân lai với để IC nhận trang thai + Chân PRE: Chân Preset dùng để Set (Preset) trang thai Flip-Flop lên trang thai mưc tai bât ki thời điểm nao, bât châp trang thai ngõ vao đồng khac + Chân CLR: Chân Clear dùng để Reset (Clear) trang thai Flip-Flop vê trang thai mưc tai bât ki thời điểm nao, bât châp trang thai ngõ vao đồng khac + Chân Q : cac chân kêt nối với logicprobe để đưa tín hiêu ngõ + Chân Q đao : Cac chân ngõ mang tín hiêu nghich đao với cac chân Q + Chân GND: Chân se nối xuống mass + Chân Vcc: Chân câp nguồn cho IC hoat động Hinh 3.4: Bang mô ta cac chân IC 74112 - Sơ đồ logic IC 74112: Hinh 3.5: Sơ đồ logic IC 74112 - Bang trang thai: + Khi chân CLR mưc thâp, chân PRE mưc cao thi ngõ Q bi reset vê mưc thâp + Khi chân CLR mưc cao, chân PRE mưc thâp thi ngõ Q set lên mưc cao + Khi chân CLR mưc thâp, chân PRE mưc thâp thi ngõ Q nhận trang thai câm + Khi chân CLR mưc cao, chân PRE mưc cao, CK tac động canh lên thi ngõ Q se không đổi so với trang thai trước + Khi chân CLR mưc cao, chân PRE mưc cao, CK tac động canh xuống, J va K mưc thâp thi ngõ Q không đổi + Khi chân CLR mưc cao, chân PRE mưc cao, CK tac động canh xuống, J mưc thâp, K mưc cao thi chân Q bi reset vê mưc thâp 10 + Khi chân CLR mưc cao, chân PRE mưc cao, CK tac động canh xuống, J mưc cao, K mưc thâp thi chân Q set lên mưc cao + Khi chân CLR mưc cao, chân PRE mưc cao, CK tac động canh xuống, J va K mưc cao thi ngõ Q bi đao trang thai với trang thai trước - Nguyên lý hoat động IC 74112: + IC 74112 câu tư JK Flip-Flop nguyên lý hoat động IC 74112 tương tư JK Flip-Flop + Khi co xung CK tac động canh xuống vao chân CLK IC thi liêu ngõ vao J va K se đưa đên ngõ Q 3.2.3 Khối chuyển đổi chế độ đếm lên/xuống Theo yêu cầu đê tai, mach cần hoat động theo chê độ la đêm lên va đêm xuống điêu khiển nút bâm - Chưc năng: chuyển đổi qua lai chê độ hiển thi - Lý lưa chọn: + 74LS112 la IC Flip-Flop JK kep co tính J, K, đồng hồ va khơng đồng riêng lẻ va đầu vao rõ rang cho flip-flop IC 74LS112 co điên ap lam viêc đa dang, nhiêu điêu kiên lam viêc va giao tiêp trưc tiêp với CMOS, NMOS va TTL Đầu IC kèm với TTl, giúp dễ dang lam viêc với cac thiêt bi TTL va vi điêu khiển khac Yêu cầu cần chuyển chê độ nên chọn IC 74LS112 se giúp mach chuyển đổi qua lai chê độ trang thai đao Flip-Flop JK - Cơ chê hoat động Để mach co thể hoat động chê độ yêu cầu đê tai ta cần kêt hợp hai mach đêm lên va đêm xuống Phương phap thưc hiên sau: Gọi tín hiêu điêu khiển viêc đêm lên/xuống la UD với UD = mach đêm lên va UD = mach đêm xuống Ham tổng hợp cho ngõ vao chân CLK kích flip-flop sau: CK0 = CK; CK1 = �0 UD + Q0.�� CK2 = �1 UD + Q1.�� CK3 = �2 UD + Q2.�� CK4 = �3 UD + Q3.�� CKn = �� UD + Qn-1.�� => CKn = Qn-1 ⨁ UD 11 Để mach co thể đêm lên/xuống tai gia tri lúc bâm nút ta phai dùng cac chân Preset va Clear để thiêt lập trang thai đêm cho flip-flop Tuy nhiên, sau thiêt lập trang thai đêm xong thi cac chân ngõ vao Preset va Clear không tac động để flip-flop co thể hoat động binh thường Do đo se thiêt kê mach hinh sau: Hinh 3.6 : Mach tac động chân Pre va Clr để đặt gia tri Khi PL tích cưc thâp hinh (a) thi ngõ vao Pre va Clr FF-JK co mưc logic bât châp ngõ vao D hay Như tín hiêu ngõ vao D khơng anh hưởng đên ngõ flip-flop Trong hinh (b), cho PL = va ngõ vao D = nên ngõ vao Pre = va Clr = 0, ngõ vao Clr tac động xoa Q vê 0, tư đo ta co thể xem ngõ vao D chuyển đên ngõ Q Trong hinh (c), cho PL = va ngõ vao D = nên ngõ vao Pre = va Clr = 1, ngõ vao Pre tac động đẩy Q lên 1, tư đo ta co thể xem ngõ vao D chuyển đên ngõ Q Để thiêt kê mach đêm lên bắt đầu tư va đêm xuống bắt đầu tư 1, ta cần phai kiểm soat ngõ vao D Song, ta lai co kênh UD = ưng với mach đêm lên va UD = ưng với mach đêm xuống Nên kênh UD se nối vao đầu D 12 Hinh 3.7 : Sơ đồ mach đêm chuyển chê độ Nút bâm điêu khiển mach đêm se nối với flip-flop JK co CK tac động canh xuống, Pre va Clr tích cưc mưc thâp hinh sau Hinh3.8: Mach chưa nút bâm điêu khiển đêm lên/xuống Cac chân J, K mắc lên mưc logic cac chân Pre va Clr mắc lên mưc khơng tích cưc Chân CLK nối với nguồn (mưc logic 1) va bâm nút thi CLK se nối đât (mưc logic 0) thi sinh xung truyên thẳng vao chân CLK lam đao ngược trang thai hiên tai ngõ Q Tư đo lam thay đổi mưc logic tín hiêu UD mach đêm khiên cho mach đêm thay đổi trang thai đêm Ngoai lúc chưa bâm nút thi PL mang mưc logic 0, mach đêm binh thường Khi bâm nút thi PL mang mưc logic va kênh se cố đinh trang thai hiên tai mach đêm giúp cho gia tri nhi phân không bi đao ngược 13 3.2.4 Khối hiển thị - Chưc năng: Hiển thi kêt qua đầu - Lý lưa chọn: + Để đap ưng nhu cầu hiển thi kêt qua đầu dang nhi phân thông qua led ưng với mau đỏ la mưc logic mau xanh la mưc logic + Sư dung đầu dò logic nối trưc tiêp với đầu vi cho kêt qua rõ net, độ sang dễ nhin - Thông số kỹ thuật: + Tests TTL, and CMOS + Tần số DC: 20MHz + Logic (đèn LED đỏ): 2.3V +0.2V + Logic (đèn LED xanh): 0.8V +0.2V + Bao vê qua tai đầu vao: 220Vac/DC (15 sec.) + Trở khang đầu vao: 1MΩ 14 CHƯƠNG : MÔ PHỎNG MẠCH TRÊN PROTEUS Hinh 4.1a: Trang thai đêm lên Hinh 4.1b: Trang thai đêm lên 15 Hinh 4.2a: Trang thai đêm xuống Hinh 4.2b: Trang thai đêm xuống 16 Hinh 4.2c: Trang thai đêm xuống 17 CHƯƠNG 5: THI CÔNG MẠCH 18