Giáo trình kỹ thuật số (nghề điện tử công nghiệp trình độ trung cấp)

TUYÊN BỐ BẢN QUYỀN Tài liệu thuộc loại sách giáo trình nên nguồn thơng tin phép dùng nguyên trích dùng cho mục đích đào tạo tham khảo Mọi mục đích khác mang tính lệch lạc sử dụng với mục đích kinh doanh thiếu lành mạnh bị nghiêm cấm LỜI GIỚI THIỆU Giáo trình Kỹ tḥt sớ mô đun sở của nghề Điện tử cơng nghiệp biên soạn dựa theo chương trình đào tạo đã xây dựng ban hành năm 2021 của trường Cao đẳng nghề Cần Thơ dành cho nghề Điện tử cơng nghiệp hệ trung cấp Giáo trình biên soạn làm tài liệu học tập, giảng dạy nên giáo trình đã xây dựng mức độ đơn giản dễ hiểu, học có thí dụ tập tương ứng để áp dụng làm sáng tỏ phần lý thuyết Khi biên soạn, nhóm biên soạn đã dựa kinh nghiệm thực tế giảng dạy, thiết bị thực hành của trường, tham khảo đồng nghiệp, tham khảo giáo trình có cập nhật kiến thức có liên quan để phù hợp với nội dung chương trình đào tạo phù hợp với mục tiêu đào tạo, nội dung biên soạn gắn với nhu cầu thực tế Nội dung giáo trình biên soạn với dung lượng thời gian đào tạo 75 giờ gồm có: Bài MĐ17-01: Cổng logic Bài MĐ17-02: FLIP – FLOP Bài MĐ17-03: Mạch đếm ghi Bài MĐ17-04: Mạch logic MSI Bài MĐ17-05: Họ vi mạch TTL – CMOS Bài MĐ17-06: Bộ nhớ Bài MĐ17-07: Kỹ thuật ADC – DAC Giáo trình tài liệu giảng dạy tham khảo tốt cho nghề điện tử dân dụng, điện tử, điện công nghiệp điện dân dụng Mặc dù đã cố gắng tổ chức biên soạn để đáp ứng mục tiêu đào tạo khơng tránh thiếu sót Rất mong nhận đóng góp ý kiến của thầy, cơ, bạn đọc để nhóm biên soạn điều chỉnh hồn thiện Cần Thơ, ngày tháng năm 2021 Tham gia biên soạn Chủ biên: Đỗ Hữu Hậu MỤC LỤC Trang TUYÊN BỐ BẢN QUYỀN LỜI GIỚI THIỆU MỤC LỤC BÀI 1: CỔNG LOGIC Các cổng Logic 11 Biểu thức Logic mạch điện 15 Đại số Boole định lý Demorgan 20 Đơn giản biểu thức logic 20 Thực hành 25 BÀI 2: FLIP –FLOP 28 Flip - Flop R-S: 28 FF R-S tác động theo xung lệnh 29 Flip - Flop J-K 31 Flip - Flop T 31 Flip - Flop D 32 Flip - Flop M-S (Master – Slaver) 32 Flip - Flop với ngõ vào Preset Clear 33 Thực hành 34 BÀI 3: MẠCH ĐẾM VÀ THANH GHI 37 Mạch đếm 37 Thanh ghi 45 Thực hành 47 BÀI 4: MẠCH LOGIC MSI 50 Mạch mã hóa (Encoder) 50 Mạch giải mã (Decoder) 54 Mạch ghép kênh 61 Mạch tách kênh 62 Thực hành 64 BÀI 5: HỌ VI MẠCH TTL – CMOS 67 Cấu trúc thông số của TTL 67 Cấu trúc thông số của CMOS 71 Giao tiếp TTL CMOS 78 Giao tiếp mạch logic tải công suất 80 Thực hành 82 BÀI 6: BỘ NHỚ 84 ROM 84 RAM 92 Mở rộng dung lượng nhớ 94 Thực hành 96 BÀI 07: KỸ THUẬT ADC – DAC 98 Mạch chuyển đổi số sang tương tự (DAC) 98 Mạch chuyển đổi tương tự sang số (ADC) 104 Thực hành 112 TÀI LIỆU THAM KHẢO 115 GIÁO TRÌNH MƠ ĐUN Tên mơ đun: KỸ THUẬT SỐ Mã mơ đun: MĐ 17 Vị trí, tính chất, ý nghĩa vai trị mơ đun - Vị trí: Mơ đun bớ trí dạy sau học xong môn linh kiện điện tử, đo lường điện – điện tử, mạch điện tử… - Tính chất: Là mô đun kỹ thuật sở - Ý nghĩa vai trị của mơ đun: Cơng nghệ kỹ tḥt sớ đã đóng vai trị quang trọng cách mạng khoa học kỹ thuật công nghệ Ngày nay, công nghệ số ứng dụng rộng rãi có mặt hầu hết thiết bị dân dụng đến thiết bị công nghiệp, đặc biệt lĩnh vực thông tin liên lạc, phát thanh, kỹ thuật số đã thay dần kỹ thuật tương tự Mục tiêu Mô đun: Sau học xong mơ đun học viên có lực - Về kiến thức: + Phát biểu khái niệm kỹ thuật số, cổng logic Kí hiệu, nguyên lí hoạt động, bảng thật của cổng logic + Trình bày cấu tao, nguyên lý mạch số thông dụng như: Mạch đếm, mạch đóng ngắt, mạch chuyển đổi, mạch ghi dịch, mạch điều khiển, nhớ, mạch DAC, ADC… - Về kỹ năng: + Lắp ráp, kiểm tra mạch số panel thực tế + Khảo sát, kiểm tra mạch sớ có sẳn thực tế + Thiết kế mạch số - Năng lực tự chủ trách nhiệm: + Rèn luyện cho học sinh thái độ nghiêm túc, tỉ mỉ, xác học tập thực cơng việc Nội dung mô đun Thời gian (giờ) Thực Số hành, thí Tên mơ đun Lý Kiểm TT Tổng số nghiệm, thuyết tra thảo luận, tập Bài 1: Cổng logic Hệ thống số mã số 0.5 Thời gian:2 giờ Các cổng logic 0.25 Thời gian:2 giờ Biểu thức logic mạch điện 0.25 Đại số bool định lý Demorgan 0.5 Thời gian: 1,5giờ Đơn giản biểu thức logic 0.5 Thời gian:2 giờ Thực hành Thời gian:1 giờ Bài 2: Flip - Flop 12 Flip - Flop R-S 0.25 Thời gian: giờ FF R-S tác động theo xung lệnh 0.25 Flip - Flop J -K 0.5 Thời gian:1 giờ Flip - Flop T 0.5 Thời gian:1 giờ 4 Flip - Flop D Flip - Flop M-S Flip - Flop với ngõ vào Preset Clear Thực hành Bài 3: Mạch đếm ghi Mạch đếm Thanh ghi Thực hành Kiểm tra Bài 4: Mạch logic MSI Mạch mã hóa Mạch giải mã Mạch ghép kênh Mạch tách kênh Thực hành Bài 5: Họ vi mạch TTL - CMOS Cấu trúc thông số của TTL Cấu trúc thông số của CMOS Giao tiếp TTL CMOS Giao tiếp mạch logic tải công suất Thực hành Kiểm tra Bài 6: Bộ nhớ ROM RAM Mở rộng dung lượng nhớ Thực hành Bài 7: Kỹ thuật ADC - DAC Mạch chuyển đổi số - tương tự (DAC) Mạch chuyển đổi tương tự - số (ADC) Thực hành Kiểm tra Cộng 0.5 0.5 0.5 16 16 11 75 Thời gian:1 giờ Thời gian:1 giờ Thời gian:1 giờ Thời gian:3giờ 13 1 Thời gian: giờ Thời gian:4 gi Thời 13 gian:2 giờ 14 0.5 Thời gian: 4giờ 0.5 Thời gian: 4giờ 0.5 Thời gian:4 giờ 0.5 Thời gian:4 giờ Thời 14 gian:7 giờ 0.5 Thời gian: giờ 0.5 Thời gian:2 giờ 0.5 0.5 Thời gian:2 giờ Thời gian:6 giờ 1.5 2.5 0.5 Thời gian: 3giờ 0.5 Thời gian: 2giờ 0.5 Thời gian: 2giờ 2.5 Thời gian: 1giờ 2.5 7.5 1.5 Thời gian:3 giờ Thời gian:3 giờ 7.5 15 57 03 BÀI 1: CỔNG LOGIC Mã Bài: MĐ17- 01 Giới thiệu: Trong khoa học, công nghệ hay sống đời thường, ta thường xuyên phải tiếp xúc, xử lý số lượng nhiều Sớ lượng đo, quản lý, ghi chép, tính tốn nhằm giúp cho xử lý, ước đốn trở nên phức tạp Mục tiêu: - Trình bày cấu trúc của hệ thớng sớ mã sớ - Trình bày cấu tạo, ngun lý hoạt động của cổng logic - Trình bày định luật kỹ thuật sớ, biểu thức tốn học của sớ - Lắp ráp, kiểm tra mạch số dùng cổng logic - Chủ động, sáng tạo đảm bảo q trình học tập Nội dung chính: Hệ thống số mã số 1.1 Hệ thống số thập phân (Decimal system) Trong hệ thập phân người ta sử dụng 10 ký tự từ đến kết hợp với dấu chấm, dấu phẩy để lượng: Trong dãy số thập phân: dn-1…d2d1d0 theo qui ước từ phải qua trái vị trí của chúng thể hàng đơn vị, hàng chục, hàng trăm, hàng nghìn với phần nguyên ngược lại từ trái qua phải phần chục, phần trăm, phần nghìn đới với phần lẻ sau dấu phẩy Nói tóm lại sớ tổng tích giá trị của chữ số với giá trị (gọi trọng sớ) của Hình 1.1: Trọng số bit Đới với dãy sớ thập phân có n sớ hạng có 10n giá trị hai giá trị liền kề chênh lệch 10 lần 1.2 Hệ thống số nhị phân (Binary system) - Ký tự số: 0,1 - Cơ số: Để biểu diễn sớ nhị phân người ta dùng hai kí sớ (digit) để diễn tả lượng của đại lượng đó.Một dãy sớ nhị phân tính phần nguyên biểu diễn sau: bn-1bn-2 .b2b1b0 Qui ước số hạng bit Bit tận bên trái gọi MSB (tức bit có giá trị lớn nhất) bit tận bên phải gọi LSB (tức bit có giá trị nhỏ nhất) Như vậy sớ nhị phân có n bit có 2n giá trị khác Giá trị nhỏ .000 giá trị lớn .111 Trọng số bit từ thấp đến cao lần lượt 1, 2, 4, hai bit kề chênh lệch lần Chuyển đổi từ số nhị phân sang thập phân Quy tắc chuyển sau: bn-1bn-2 .b2b1b0 = bn-1.2n-1+bn-2.2n-2 b2.22+b1.21+b0.20 Chuyển đổi từ số thập phân sang nhị phân Quy tắc chuyển sau: Sử dụng qui tắc chia liên tiếp số A10 lấy phần dư - Phần dư đầu tiên của phép chia bit LSB - Phần dư cuối cùng của phép chia bit MSB 1.3 Hệ thống số bát phân (Octal system) - Ký tự số: 0,1,2,3,4,5,6,7 - Cơ số: Trong hệ thống số bát phân người ta dùng số từ đến để mô tả lượng của đại lượng theo ḷt vị trí trọng sớ của m (m= .-2,-1,0,1,2 .) Một dãy số octal biểu diễn sau: 0n-10n-2 .020100 Trong dãy sớ bát phân có n sớ hạng có 8n giá trị khác nhau, giá trị thấp .000 giá trị lớn .777 Trọng số bit từ thấp đến cao lần lượt 1, 8, 64 .và hai số liền kề chênh lệch lần Chuyển đổi từ bát phân sang thập phân Quy tắc chuyển sau: 0n-10n-2 .020100 Chuyển đổi số thập phân sang biểu diễn số bát phân Quy tắc chuyển sau: Để thực chuyển từ A10 sang A8 ta thực phép chia của A10 cho A8 lấy phần dư Chuyển đổi số bát phân sang số nhị phân Để thực chuyển đổi ta thay ký tự số số nhị phân bit tương ứng theo bảng sau: Bảng hình 1.1 1.4 Hệ thống số thập lục phân (Hexadecimal system) - Ký tự số: 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F - Cơ số: 16 Hệ HEX sử dụng 16 kí tự bao gồm 10 sớ tự nhiên từ đến chữ in hoa gồm A, B, C, D, E, F để diễn tả 16 số thập phân từ đến 15 Lý dùng hệ thập lục phân sớ nhị phân bit diễn tả = 16 giá trị khác nên thuận lợi cho hệ thớng sớ dùng ký tự mà tương ứng với sớ nhị phân bit, hệ thập lục phân Một dãy Hex biểu diễn sau: hn-1hn-2 .h2h1h0 Như vậy dãy sớ Hex có n sớ hạng có 16n giá trị khác nhau, giá trị nhỏ .000 giá trị lớn F .FFF Trọng số bit lần lượt 1, 16, 256 trọng số của hai số hạng kề chênh lệch 16 lần Chuyển đổi số thập lục phân sang số thập phân Ví dụ: E16 = 2.161 + 14.160 = 4610 C, D16 = 0.163 + 1.162 + 2.161 + 12.160 + 13.16-1 =0 + 256 + 32 + 12 + 0,0625 = 300,06510 Ghi chú: số thập lục phân bắt đầu chữ viết phải thêm sớ vào trước, ví dụ: EF → 0EF Chuyễn đổi số thập phân sang số thập lục phân - Thực theo quy tắc lấy A10 chia cho A16 lấy phần dư Chuyển đổi thập lục phân sang biểu diễn số nhị phân - Thực theo quy tắc biểu diễn ký số thập lục phân nhóm tổ hợp bit nhị phân Ví dụ: Với A16 = 4EFB suy A2 = 0100 1110 1111 1011 Với A16 = BCD2 suy A2 = 1011 1100 1101 0010 Bảng hình 1.2 mơ tả quan hệ giữa hệ thập phân, thập lục phân nhị phân bit Thập phân Thập lục phân Nhị phân 0 0000 1 0001 2 0010 3 0011 4 0100 5 0101 6 0110 7 0111 8 1000 9 1001 10 A 1010 11 B 1011 12 C 1100 13 D 1101 14 E 1110 15 F 1111 1.5 Mã BCD (Binary code decimal) Thông tin xử lí mạch sớ điều sớ nhị phân nên thông tin liệu dù số lượng, chữ, dấu, mệnh lệnh sau phải dạng nhị phân mạch sớ hiểu xử lí Do phải qui định cách thức mà số nhị phân dùng để biểu diễn liệu khác từ xuất mã số Trước tiên mã thập phân thông dụng mã BCD (Binary code decimal: mã của số thập phân mã hóa theo sớ nhị phân) Vì ký sớ thập phân lớn nên ta cần bit để mã hóa kí sớ thập phân Mỗi số thập phân đổi sang số nhị phân tương đương ln ln dùng bít cho sớ thập phân Mã BCD biểu diễn số thập phân số nhị phân bit ta nhận thấy có sớ từ 0000 đến 1001 sử dụng, ngồi nhóm sớ nhị phân bit không dùng làm mã BCD Ưu điểm: Chính của mã BCD dễ dàng chuyển đổi từ mã thập phân sang nhị phân ngược lại cách cần nhớ nhóm mã bit ứng với kí sớ thập phân từ đến - So sánh mã BCD mã nhị phân Ta cần phải hiểu mã BCD hệ thống số hệ thống số thập phân, nhị phân, bát phân thập lục phân Mà thật ra, BCD hệ thập phân với kí sớ mã hóa thành giá trị nhị phân tương ứng phải hiểu mã BCD mã nhị phân quy ước Mã nhị phân quy ước biểu diễn sớ thập phân hồn chỉnh dạng nhị phân, mã BCD chuyển đổi ký số thập phân sang số nhị phân tương ứng 1.6 Mã ASCII Ngồi liệu dạng sớ máy tính cịn có khả thao tác thơng tin khác sớ mã biểu thị mẫu tự abc, dấu chấm câu, ký tự đặc biệt ký tự số Những mã gọi chung mã chữ số Bộ mã chữ sớ hồn chỉnh bao gồm 26 chữ thường, 26 chữ hoa, 10 ký tự số, dấu chấm câu chừng độ 20 đến 40 ký tự khác Ta nói mã chữ sớ biểu diễn ký tự chữ sớ có bàn phím máy tính Mã chữ sớ sử dụng rộng rãi mã ASCII(American Standard Code Information Interchange) Mã ASCII mã có bit nên có 27= 128 nhóm mã đủ để biểu thị tất ký tự bàn phím máy tính Ngồi liệu dạng sớ máy tính cịn có khả thao tác thông tin khác số mã biểu thị mẫu tự abc, dấu chấm câu, ký tự đặc biệt ký tự số Những mã gọi chung mã chữ sớ Bộ mã chữ sớ hồn chỉnh bao gồm 26 chữ thường, 26 chữ hoa, 10 ký tự số, dấu chấm câu chừng độ 20 đến 40 ký tự khác Ta nói mã chữ số biểu diễn ký tự chữ sớ có bàn phím máy tính Các phép tính hệ thống số Cộng trừ hai số nhị phân Cộng hai số nhị phân Như ta đã biết cộng hai số thập phân hàng đơn vị cộng trước tổng nhỏ 10 viết tớng, tổng lớn 10 phải viết hàng đơn vị nhớ cho lần cộng kế Trong phép cộng nhị phân tạo số nhớ Đầu tiên cộng hai bít nhị phân có nghĩa (LSB) kết cộng hai bit =< viết kết kết cộng hai bit > phải có nhớ vào kết cùa phép cộng bít - Quy tắc cộng hai số nhị phân bit sau: + = 0; + = 1; + = nhớ Trừ hai số nhị phân: Trong phép trừ số bị trừ nhỏ số trừ, cụ thể trừ 1, phải mượn hàng cao kế mà hàng trừ số mượn phải trả cho hàng cao kế tương tự phép trừ hai số thập phân - Quy tắc trừ hai số nhị phân bit - = 0; - = 0; - = 0; 0-1=1 Để ý – 11 mà với số mượn Khi trừ hai sớ nhiều bit mượn hàng phải cộng vào với sớ trừ của hàng trước thực việc trừ Nhân chia hai số nhị phân - Quy tắc nhân hai số nhị phân bit Cần lưu ý: 0x0=0 0x1=0 1x1=1 - Quy tắc nhân hai sớ nhị phân bit Ví dụ: Thực phép chia 1001100100 cho 11000 Lần chia đầu tiên, bit của số bị chia nhỏ số chia nên ta kết 0, sau ta lấy bit của số bị chia tiếp (tương ứng với việc dịch phải số chia bit trước thực phép trừ) Kết ta được: 11001.12 = 25.510 Cộng trừ hai số thập lục phân Cộng hai số thập lục phân Khi cộng hai số thập phân tổng lớn ta viết số đơn vị nhớ số hàng chục lên hàng cao kế Tương tự vậy đối với số thập lục phân tổng lớn F (15 hệ 10) ta viết sớ đơn vị nhớ số hàng thập lục lên hàng cao kế Cộng hai sớ thập lục phân có sớ Ta thấy: - Trường hợp + = 15 tương ứng với F - Trường hợp + = 16, ta viết 16 – 16 = nhớ kết 10 - Trường hợp + A = 18, ta viết 18 – 16 = nhớ kết 12 - Trường hợp + F = 23, ta viết 23 – 16 = nhớ kết 17 - Cùng quy luật áp dụng cộng hai sớ Hex có nhiều sớ dĩ nhiên sớ nhớ cho hàng phải cộng thêm cho hàng Trừ hai sớ thập lục phân Khi trừ hai số Hex số trừ lớn số bị trừ ta mượn 16 để thêm vào số bị trừ trả cho số trừ hàng cao kế Cộng trừ hai số BCD Cộng hai số BCD Cộng hai số BCD khác với cộng hai sớ nhị phân bình thường Khi tổng sớ hạng của số BCD (= 1001) hay nhỏ kết ći Khi tổng hai số nhị phân lớn tức từ 1010 trở lên tổng phải cộng phải cộng thêm (= 0110) để có tổng nhỏ số nhớ lên hàng BCD có nghĩa cao Lý cộng thêm mã BCD khơng dùng mã cao của sớ nhị phân bit mã từ 1010 đến 1111 Trừ hai số BCD Trừ hai số BCD giống trừ hai số nhị phân nhiều bit Nếu sớ bị trừ nhỏ sớ trừ phải mượn hàng có nghĩa mà 10 hàng trừ Để tiện xếp ta chuyển ờ hàng có nghĩa thành 10 hàng trừ cộng vào số bị trừ trước thực phép trừ Bài tập 10 Hình 7.3: DAC dùng điện trở trị số khác - Bộ khuếch đại thuật toán (Operational Amplifier – Op Amp) dùng làm cộng đảo cho tổng trọng số của bốn mức điện vào (2n 1 bn 1  2n 2 b   2b1  b0 )Vr RF (10.4) Ta có: V0   RF I  2n 1 R - Nếu R = RF (2n 1 bn 1  2n  b   2b1  b0 )Vr V0   RF I  (10.5) 2n 1 Ví dụ: 1/ Khi sớ nhị phân 0000 V0 = 1111 V0 = -15Vr/8 2/ Với Vr = 5V, R = RF ta có bảng kết bảng sau: b3 b2 b1 b0 V0 (V) 0 0 LSB 0 -0,625 0 -1,25 0 1 -1,875 -2,5 0 1 -3,125 1 -3,75 1 -4,375 -5 0 0 -5,625 1 -6,25 1 -6,875 -7,5 1 0 -8,125 1 -8,75 1 1 1 -9,375 Full scale (VFS) - Độ phân giải của mạch DAC hình 7.3 với trọng số của LSB, nghĩa x 5V = 0.625V Nhìn vào bảng ta thấy đầu tương tự tăng 0.625V số nhị phân đầu vào tăng lên bậc Ví dụ 2: a Xác định trọng sớ của bit đầu vào hình 7.3 b Thay đổi Rf thành 500W Xác định đầu cực đại đầy thang 101 Giải: a MSB chuyển với mức khuếch đại = nên trọng sớ của đầu 5V Tương tự vậy ta tính trọng sớ của bit đầu vào sau: MSB : 5V MSB thứ : 2.5V (giảm 1/2) MSB thứ : 1.25V (giảm 1/4) MSB thứ (LSB) : 0.625V (giảm 1/8) b Nếu Rf = 500W giảm theo thừa số 2, nên trọng số đầu vào nhỏ lần so với giá trị tính Do đầu cực đại (đầy thang) giảm theo thừa sớ, cịn lại: -6.375/2 = -4.6875V 1.4 Mạch DAC sử dụng nguồn dòng Trong thiết bị kỹ thuật sớ đơi lúc địi hỏi q trình điều khiển dịng điện Do người ta đã tạo DAC với ngõ dòng để đáp ứng yêu cầu Hình 7.4 DAC với ngõ dòng tương tự tỷ lệ với đầu vào nhị phân Mạch DAC bit, có đường dẫn dịng song song đường có chuyển mạch điều khiển Trạng thái của chuyển mạch bị chi phối mức logic đầu vào nhị phân Hình 7.4: DAC có đầu dòng - Dòng chảy qua đường mức điện quy chiếu VREF giá trị điện trở đường dẫn định Giá trị điện trở có trọng sớ theo sớ 2, nên cường độ dịng điện có trọng sớ theo hệ sớ tổng cường độ dịng điện I0 tổng dòng của nhánh I  B3 I B2 Vi I  I0 I I  B1  B0 (7.5) VREF (7.6) R - DAC với đầu dịng chuyển thành DAC có đầu điện cách dùng khuếch đại thuật toán (Op-Amp) hình 7.5 102 Hình 7.5: Nối với chuyển đổi dịng thành điện - Ở hình I0 từ DAC phải nối đến đầu vào “ – ” của khuếch đại thuật toán Hồi tiếp âm của khuếch đại tḥt tốn buộc dịng I0 phải chạy qua RF tạo điện áp ngõ VO tính theo cơng thức: V0  I RF (10.7) Do VO mức điện tương tự, tỷ lệ với đầu vào nhị phân của DAC 1.5 Mạch ADC dùng điện trở R 2R Mạch DAC ta vừa khảo sát sử dụng điện trở có trọng sớ nhị phân tạo trọng sớ thích hợp cho bit vào Tuy nhiên có nhiều hạn chế thực tế Hạn chế lớn khoảng cách chênh lệch đáng kể giá trị điện trở LSB MSB, DAC có độ phân giải cao (nhiều bit) Ví dụ điện trở MSB = 1k DAC 12 bit, điện trở LSB có giá trị 2M Điều khó cho việc chế tạo IC có độ biến thiên rộng điện trở để trì tỷ lệ xác Để khắc phục nhược điểm này, người ta đã tìm mạch DAC đáp ứng yêu cầu mạch DAC mạng R/2R ladder Các điện trở mạch biến thiên khoảng từ đến Hình 7.6 mạch DAC R/2R ladder Hình 7.6: DAC R/2R ladder - Từ hình 7.6 ta thấy cách xếp điện trở có hai giá trị sử dụng R 2R Dịng I0 phụ thuộc vào vị trí của chuyển mạch, đầu vào nhị phân B0B1B2B3 chi phối trạng thái của chuyển mạch Dòng I0 phép chạy qua biến đổi dòng thành điện (Op-Amp) để biến dòng thành điện VO Điện ngõ VO tính theo cơng thức: V0  VREF  B (10.8) 103 - Với B giá trị đầu vào nhị phân, biến thiên từ 0000 (0) đến 1111(15) Ví dụ: Giả sử VREF = 5V của DAC hình 7.6 Tính độ phân giải đầu cực đại của DAC này? Giải: - Độ phân giải với trọng số của LSB, ta xác định trọng số LSB cách gán B = 00012 = Theo cơng thức (7.9), ta có: Độ phân giải  VREF B 5V   0, 625 - Đầu cực đại xác định B = 11112 = 157 Áp dụng công thức (7.9) ta  có: Đầu cực đại  5  15  9, 376V Mạch chuyển đổi tương tự sang số (ADC) 2.1 Tổng quát chuyển đổi ADC 2.1.1 Giới thiệu Bộ chuyển đổi tương tự sang số – ADC (Analog to Digital Converter) lấy mức điện vào tương tự sau thời gian sinh mã đầu dạng số biểu diễn đầu vào tương tự Tiến trình biến đổi A/D thường phức tạp nhiều thời gian tiến trình chuyển đổi D/A Do có nhiều phương pháp khác để chuyển đổi từ tương tự sang sớ Hình vẽ 7.7 sơ đồ khối của lớp ADC đơn giản Hình 7.7: Sơ đồ tổng quát lớp ADC Hoạt động của lớp ADC thuộc loại sau: - Xung lệnh START khởi động hoạt động của hệ thống - Xung Clock định điều khiển liên tục chỉnh sửa số nhị phân lưu ghi - Số nhị phân ghi DAC chuyển đổi thành mức điện tương tự VAX - Bộ so sánh so sánh VAX với đầu vào tương tự VA Nếu VAX < VA đầu của so sánh lên mức cao Nếu VAX > VA khoảng VT (điện ngưỡng), đầu của so sánh xuống mức thấp ngừng tiến trình biến đổi sớ nhị phân ghi Tại thời điểm VAX xấp xỉ VA giá trị nhị phân ghi đại lượng số tương đương VAX đại lượng số tương đương VA, giới hạn độ phân giải độ xác của hệ thớng 104 - Logic điều khiển kích hoạt tín hiệu ECO chu kỳ chuyển đổi kết thúc Tiến trình có nhiều thay dổi đối với số loại ADC khác, chủ yếu khác cách thức điều khiển sửa đổi số nhị phân ghi 2.1.2 Các tiêu kỹ thuật chủ yếu ADC - Độ phân giải Độ phân giải của ADC biểu thị sớ bit của tín hiệu sớ đầu Số lượng bit nhiều sai số lượng tử nhỏ, độ xác cao - Dải động, điện trở đầu vào Mức logic của tín hiệu sớ đầu khả chịu tải (nối vào đầu vào) - Độ xác tương đới Nếu lý tưởng hóa tất điểm chuyển đổi phải nằm đường thẳng Độ xác tương đới sai số của điểm chuyển đổi thực tế so với đặc tuyến chuyển đổi lý tưởng Ngồi cịn u cầu ADC khơng bị bit tồn phạm vi công tác - Tốc độ chuyển đổi Tốc độ chuyển đổi xác định thời gian thời gian cần thiết hoàn thành lần chuyển đổi A/D Thời gian tính từ xuất tín hiệu điều khiển chuyển đổi đến tín hiệu sớ đầu đã ổn định - Hệ số nhiệt độ Hệ số nhiệt độ biến thiên tương đới tín hiệu sớ đầu nhiệt độ biến đổi 10C phạm vi nhiệt độ công tác cho phép với điều kiện mức tương tự đầu vào không đổi - Tỉ số phụ thuộc công suất Giả sử điện áp tương tự đầu vào không đổi, nguồn cung cấp cho ADC biến thiên mà ảnh hưởng đến tín hiệu sớ đầu lớn tỉ sớ phụ thuộc nguồn lớn - Công suất tiêu hao 2.2 Vấn đề lấy mẫu giữ Quá trình chuyển đổi A/D nhìn chung thực qua bước bản, là: lấy mẫu; nhớ mẫu; lượng tử hóa mã hóa Các bước ln ln kết hợp với q trình thớng 2.2.1 Định lý lấy mẫu Đới với tín hiệu tương tự VI tín hiệu lấy mẫu VS sau q trình lấy mẫu khôi phục trở lại VI cách trung thực điều kiện sau thỏa mãn: f s  f max (10.9) Trong đó: - fS : tần sớ lấy mẫu - fmax : giới hạn của giải tần sớ tương tự Hình 7.8: Biểu diễn cách lấy mẫu tín hiệu tương tự đầu vào Nếu biểu thức (7.8) thỏa mãn ta dùng tụ lọc thông thấp để khôi phục VI từ VS Vì lần chuyển đổi điện áp lấy mẫu thành tín hiệu sớ tương ứng cần có thời gian định nên phải nhớ mẫu khoảng thời gian cần thiết sau lần lấy mẫu Điện áp tương tự đầu vào thực chuyển đổi A/D thực tế giá trị VI đại diện, giá trị kết của lần lấy mẫu 105 Hình 7.8: Lấy mẫu tín hiệu tương tự đầu vào 2.2.2 Lượng tử hóa mã hóa Tín hiệu sớ khơng rời rạc thời gian mà cịn khơng liên tục biến đổi giá trị Một giá trị của tín hiệu sớ phải biểu thị bội số nguyên lần giá trị đơn vị đó, giá trị nhỏ chọn Nghĩa dùng tín hiệu sớ biểu thị điện áp lấy mẫu phải bắt điện áp lấy mẫu hóa thành bội sớ ngun lần giá trị đơn vị Q trình gọi lượng tử hóa Đơn vị chọn theo qui định gọi đơn vị lượng tử, kí hiệu D Như vậy giá trị bit của LSB tín hiệu sớ D Việc dùng mã nhị phân biểu thị giá trị tín hiệu sớ mã hóa Mã nhị phân có sau q trình tín hiệu đầu của chuyên đổi A/D 2.2.3 Mạch lấy mẫu nhớ mẫu Khi nối trực tiếp điện tương tự với đầu vào của ADC, tiến trình biến đổi bị tác động ngược điện tương tự thay đổi tiến trình biến đổi Ta cải thiện tính ổn định của tiến trình chuyển đổi cách sử dụng mạch lấy mẫu nhớ mẫu để ghi nhớ điện tương tự không đổi chu kỳ chuyển đổi diễn Hình 7.9 sơ đồ của mạch lấy mẫu nhớ mẫu Hình 7.9: Mạnh lấy mẫu nhớ mẫu Khi đầu vào điều khiển = lúc chuyển mạch đóng mạch chế độ lấy mẫu Khi đầu vào điều khiển = lúc chuyển mạch hở mạch chế độ giữ mẫu Chuyển mạch đóng thời gian đủ dài để tụ Ch nạp đến giá trị dòng điện của tín hiệu tương tự Ví dụ chuyển mạch đóng thời điểm t0 đầu A1 106 nạp nhanh tụ Ch lên đến điện tương tự V0 chuyển mạch mở tụ Ch trì điện để đầu của A2 cung cấp mức điện cho ADC Bộ khuếch đại đệm A2 đặt trở kháng cao đầu vào nhằm không xả điện tụ cách đáng kể thời gian chuyển đổi của ADC ADC chủ yếu nhận điện DC vào, tức V0 Trong thực tế người ta sử dụng vi mạch LF198 (hình 7.10) mạch S/H tích hợp có thời gian thu nhận liệu tiêu biểu 4ms ứng với Ch = 1000pF, 20ms ứng với Ch = 0.01mF Tín hiệu máy tính sau mở chuyển mạch phép Ch trì giá trị của cung cấp mức điện tương tự tương đới ổn định đầu A2 Hình 7.10: Sơ đồ chân LF198 2.3 Mạch ADC dùng điện áp tham chiếu nấc thang 2.3.1 Sơ đồ khối Phiên đơn giản của lớp ADC hình 7.7 sử dụng đếm nhị phân làm ghi cho phép xung nhịp đẩy đếm tăng bước, V AX > VA Đây gọi ADC sóng dạng bậc thang, dạng sóng VAX có bậc lên Người ta cịn gọi ADC loại đếm Sơ đồ biểu diễn ADC dạng sóng bậc thang Hình 7.11: DAC dạng sóng bậc thang Các thành phần của DAC dạng sóng bậc thang hình 7.11 gồm: đếm, DAC, so sánh tương tự, cổng NAND ngõ vào điều khiển Đầu của so sánh dùng làm tín hiệu EOC (End Of Conversion – kết thúc chuyển đổi) 2.3.2 Hoạt động ADC dạng sóng bậc thang 107 Giả sử VA, tức mức điện cần chuyển đổi dương tiến trình hoạt động diễn sau: - Xung Khởi Động đưa vào để Reset đếm Mức cao của xung Khởi Động cấm không cho xung nhịp qua cổng AND vào đếm - Nếu đầu của DAC tồn bit đầu của DAC VAX = 0V Vì VA>VAX nên đầu so sánh EOC lên mức cao - Khi xung Khởi Động thấp cổng AND cho phép xung nhịp qua cổng vào đếm - Khi giá trị đếm tăng lên đầu DAC VAX tăng lần bậc, minh họa hình 7.11 Tiến trình tiếp tục VAX lên đến bậc vượt VA khoảng VT Tại thời điểm ngõ của so sánh EOC thấp cấm không cho xung nhịp vào đếm nên đếm ngừng đếm Tiến trình chuyển đổi hồn tất tín hiệu EOC chuyển từ trạng thái cao xuống thấp nội dung của đếm biểu thị dạng số của điện áp tương tự vào VA Bộ đếm trì giá trị sớ xung Khởi Động vào bắt đầu tiến trình chuyển đổi 2.3.3 Độ phân giải độ xác ADC dạng sóng bậc thang Trong ADC dạng sóng bậc thang có nhiều yếu tớ ảnh hưởng đến sai sớ của q trình chuyển đổi như: kích cỡ bậc thang, tức độ phân giải của DAC cài đơn vị nhỏ Nếu giảm kích cỡ bậc thang ta hạn chế bớt sai sớ ln có khoảng cách chênh lệch đại lượng thức tế và giá trị gán cho Đây gọi sai sớ lượng tử Cũng DAC, độ xác khơng ảnh hưởng đến độ phân giải lại tùy thuộc vào độ xác của linh kiện mạch như: so sánh, điện trở xác chuyển mạch dịng của DAC, nguồn điện quy chiếu,…Mức sai sớ = 0.01% giá trị cực đại (đầy thang) cho biết kết từ ADC sai biệt khoảng thế, linh kiện khơng lý tưởng Ví dụ Giả sử ADC dạng sóng bậc thang hình 11 có thơng sớ sau đây: tần sớ xung nhịp = 1Mz; VT = 0.1mV; DAC có đầu cực đại = 7.23V đầu vào 10 bit Hãy xác định: a Giá trị số tương đương cho VA = 3.728V b Thời gian chuyển đổi c Độ phân giải của chuyển đổi Bài giải: a DAC có đầu vào 10 bit đầu cực đại = 7.23V nên ta tính tổng sớ bậc thang có là: 210 – = 1023 Suy kích cỡ bậc thang là: 10.23V  10mV 1023 Dựa thông số ta thấy VAX tăng theo bậc 10mV đếm đếm lên từ VA = 3.728, VT = 0.1mV nên VAX phải đạt từ 3.728 trở lên trước so sánh chuyển sang trạng thái mức thấp Như vậy phải có số bậc: 3.728  372,8  373 bậc 10 108 ći tiến trình chuyển đổi, đếm trì sớ nhị phân tương đương 37310, tức 0101110101 Đây giá trị sớ tương đương của VA = 3.728V ADC tạo nên b Muốn hồn tất q trình chuyển đổi địi hỏi dạng sóng bậc thang phải lên 373 bậc, có nghĩa 373 xung nhịp áp với tốc độ xung 1ms, tổng thời gian chuyển đổi 373ms c Độ phân giải của ADC với kích thước bậc thang của DAC tức 10mV Nếu tính theo tỉ lệ phần trăm là: x100%  0.1% 1023 2.3.4 Thời gian chuyển đổi Thời gian chuyển đổi khoảng thời gian điểm cuối của xung khởi động đến thời điểm kích hoạt đầu của EOC Bộ đếm bắt đầu đếm từ lên VAX vượt VA, thời điểm EOC x́ng mức thấp để kết thúc tiến trình chuyển đổi Như vậy giá trị của thời gian chuyển đổi tC phụ thuộc vào VA Thời gian chuyển đổi cực đại xảy VA nằm bậc thang cao Sao cho VAX phải tiến lên bậc cuối để kích hoạt EOC - Với chuyển đổi N bit, ta có: - tC(max) = (2N – 1) chu kỳ xung nhịp ADC hình 7.11 có thời gian chuyển đổi cực đại - tC(max) = (210 – 1)x1ms = 1023ms Đôi thời gian chuyển đổi trung bình quy định ½ thời gian chuyển đổi cực đại Với chuyển đổi dạng sóng bậc thang, ta có: tc ( avg )  tc (max)  N 1 chu kỳ xung nhịp (7.11) Nhược điểm của ADC dạng sóng bậc thang thời gian chuyển đổi tăng gấp đôi với bit thêm vào đếm Do vậy ADC loại không thích hợp với ứng dụng địi hỏi phải liên tục chuyển đổi tín hiệu tương tự thay đổi nhanh thành tín hiệu sớ Tuy nhiên với ứng dụng tớc độ chậm chất tương đới đơn giản của ADC dạng sóng bậc thang ưu điểm so với loại ADC khác 2.4 Mạch ADC gần lấy liên tiếp Bộ chuyển đổi gần lấy liên tiếp (Successive Approximation Convetr SAC) loại ADC thơng dụng SAC có sơ đồ phức tạp nhiều so với ADC dạng sóng bậc thang Ngồi SAC cịn có giá trị tC cớ định, không phụ thuộc vào giá trị của đầu vào tương tự 109 Hình 7.12: Sơ đồ khối ADC liên tiếp xấp xỉ Hình 7.12 cấu hình của SAC, tương tự cấu hình của ADC dạng sóng bậc thang Tuy nhiên SAC khơng sử dụng đếm cung cấp đầu vào cho DAC mà thay vào ghi Logic điều khiển sửa đổi nội dung lưu ghi theo bit liệu ghi biến thành giá trị số tương đương với đầu vào tương tự VA phạm vi độ phân giải của chuyển đổi Ví dụ: SAC bit có độ phân giải 20mV Với đầu vào tương tự 2.17V, hãy tính đầu số tương ứng Giải Số bậc của SAC: 2.17  108.5 20mV Như vậy bậc thứ 108 có VAX = 2,16V, bậc 109 có VAX = 2.18V SAC sinh đầu VAX cuối bậc thang bên VA Do vậy, trường hợp VA = 2.17, đầu số 10810 = 011011002 Thời gian chuyển đổi Logic điều khiển đếm bit ghi, gán cho nó, định có cần trì chúng mức hay khơng chuyển sang bit Thời gian xử lý bit kéo dài chu kỳ xung nhịp, nghĩa tổng thời gian chuyển đổi của SAC N bit N chu kỳ xung nhịp Ta có: tC cho SAC = N x1 chu kỳ xung nhịp Thời gian chuyển đổi bất chấp giá trị của V A Điều đo logic điều khiển phải xử lý bit dể xem có cần đến mức hay khơng Ví dụ So sánh thời gian chuyển đổi của ADC 10 bit có dạng sóng bậc thang SAC 10 bit Giả thiết hai áp dụng tần số xung nhịp 500kHz Giải - Với ADC dạng sóng bậc thang, thời gian cực đại là: (2N – 1) x (1 chu kỳ xung nhịp) = 1023 x 2ms = 2046ms - Với SAC, thời gian chuyển đổi 10 chu kỳ xung nhịp tức 10 x 2ms = 20ms 110 Vậy với SAC thời gian chuyển đổi nhanh gấp 100 lần ADC dạng sóng bậc thang 2.5 Mạch ADC chuyển đổi song song Xét biến đổi bit thực theo phương pháp song song hình 7.13 Với bít biểu diễn 23=8 sớ khác nhau, kể sớ (khơng) Do cần có so sánh, điện áp chuẩn nấc tạo phân áp Nếu điện áp vào không vượt khỏi giới hạn dải từ 5/2 ULSB đến 7/2 ULSB so sánh từ thứ đến thứ xác lập trạng thái “1”, so sánh từ thứ đến thứ xác lập trạng thái “0” Các mạch logic cần thiết để diễn đạt trạng thái thành số Theo bảng trạng thái bên cho quan hệ trạng thái của so sánh với số nhị phân tương ứng Nếu điện áp vào bị thay đổi nhận kết sai mã hố ưu tiên đấu trực tiếp đến lối của so sánh Ta xét đến chẳng hạn việc chuyển từ số sang số (do đó, mã nhị phân từ 011 đến 100) Nếu bit già thời gian trễ giảm mà thay đổi trạng thái của sớm bít khác xuất sớ 111, tức số Trị số sai tương ứng với nửa dải đo Bởi kết biến đổi A/D, đã biết, ghi vào nhớ, vậy tồn xác xuất định để nhận trị sớ hồn tồn sai Có thể giải vấn đề cách, chẳng hạn, dùng nhớ - trích mẫu để ngăn biến động điện áp vào thời gian đo Tuy nhiên, phương pháp đã hạn chế tần số cho phép của điện áp vào, cần phải có thời gian xác lập cho mạch nhớ - trích mẫu Ngồi khơng thể loại bỏ hồn tồn xác xuất thay đổi trạng thái của so sánh, mạch nhớ - trích mẫu hoạt động nhanh có độ trơi đáng kể Hình 7.13: Bộ biến đổi A/D làm việc theo phương pháp song song 111 Nhược điểm khắc phục cách sau so sánh, ta dùng trigơ với tư cách nhớ đệm lật theo sườn để nhớ trị analog Trigơ này, tác dụng của tín hiệu nhịp khởi động cho trigơ tiếp sau Ở trường hợp bảo đảm giữ nguyên trạng thái dừng lới mã hố ưu tiên tác động sườn xung để khởi động trigơ Như đã thấy rõ bảng 1, so sánh xác lập trạng thái “1” theo trình tự từ lên Trình tự khơng đảm bảo sườn xung dựng đứng Bởi có khác thời gian trễ của so sánh nên chuyển sang trình khác Trong tình h́ng xác định, trạng thái độ ghi vào trigơ sườn xung khởi động trigơ sườn tín hiệu trùng Tuy nhiên, mã hố ưu tiên đã cho phép tránh điều nhờ tính chất là: khơng ý đến bít trẻ “1” Sự biến đổi trạng thái biến đổi A/D song song tùy thuộc vào điện áp lối vào theo bảng sau Số thập phân Điện áp vào Trạng thái của so sánh Số nhị phân tương ứng Ue/ULSB K K K K K K K Z2 Z1 Z0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 Thời gian lấy mẫu cần phải nhỏ thời gian trễ của so sánh, cịn điểm bắt đầu của xác định sườn xung khởi động Sự khác thời gian trễ đã gây độ bất định thời gian (khe) của mẫu Để giảm nhỏ trị sớ của đến mức đã tính tốn mục trước, tớt sử dụng so sánh có khả giảm nhỏ thời gian trễ Nhờ tầng làm việc song song nên phương pháp biến đổi A/D vừa mô tả nhanh Thực hành 3.1 Các bước khảo sát mạch ADC-DAC thí nghiệm Lab-volt (91016-20) Hình 7.14: Mạch ADC-DAC thí nghiệm Lab-volt (91016-20) 112 3.1.1 Mạch ADC Các bước thực Bước 1: Cấp nguồn cho mạch Bước 2: Cho điện áp ngõ vào IN (0 đến -10) ghi nhận bit nhị phân ngõ Bước 3: Cho điện áp ngõ vào IN (0 đến +10) ghi nhận bit nhị phân ngõ Bước 4: Nhận xét giá trị nhị phân 3.1.2 Mạch DAC Các bước thực Bước 1: Cấp nguồn cho mạch Bước 2: Ghi nhận bit nhị phân ngõ vào đo điện áp ngõ Bước 3: Nhận xét giá trị điện áp ngõ V0 3.2 Sinh viên thực hành khảo sát Mạch ADC Thực trình tự theo bước điền kết vào bảng sau: Ngõ vào Ngõ 0->(-10)V 0->(+10)V DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 Nhận xét giá trị nhị phân Mạch DAC Thực trình tự theo bước điền kết vào bảng sau: Ngõ vào Ngõ DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 V0 Nhận xét giá trị điện áp ngõ V0 Những trọng tâm cần ý - Phân biệt khác mạch mã hóa mạch giải mã - Các bước xây dựng mạch hàm logic - Các bước thực khảo sát mạch Bài tập mở rộng nâng cao Thiết kế mạch chuyển đổi ADC có đầu vào tín hiệu tương tự đầu bit liệu hiển thị Led đoạn Yêu cầu đánh giá kết học tập Nội dung: + Về kiến thức: Trình bày khái niệm, cấu trúc thông số mạch chuyển đổi số - tương tự mạch tương tự - số, hiểu chức của họ của IC + Về kỹ năng: sử dụng thành thạo dụng cụ đo để đo chân tín hiệu điện áp ngõ vào – của IC, lắp ráp số mạch bản, + Năng lực tự chủ trách nhiệm: Đảm bảo an toàn vệ sinh công nghiệp Phương pháp: + Về kiến thức: Được đánh giá hình thức kiểm tra viết, trắc nghiệm + Về kỹ năng: Đánh giá kỹ thực hành đo thông số mạch điện theo yêu cầu của bài, lắp ráp số mạch + Năng lực tự chủ trách nhiệm: Tỉ mỉ, cẩn thận, xác, ngăn nắp cơng việc Điều kiện để hồn thành mơ đun để dự thi kết thúc mô đun: 113 + Người học tham dự 70% thời gian học lý thuyết đầy đủ học tích hợp, học thực hành, thực tập + Điểm trung bình chung điểm kiểm tra đạt từ 5,0 điểm trở lên theo thang điểm 10; + Người học có giấy xác nhận khuyết tật theo quy định hiệu trưởng xem xét, định ưu tiên điều kiện dự thi sở sinh viên phải bảo đảm điều kiện điểm trung bình điểm kiểm tra + Sớ lần dự thi kết thúc mô đun theo quy định khoản Điều 13 Thông tư 09/2017/TT-BLĐTBXH, ngày 13 tháng năm 2017 Điều kiện để công nhận, cấp chứng nhận đạt mô đun đào tạo: Người học công nhận cấp chứng nhận đạt mô đun có điểm trung bình mơ đun theo thang điểm 10 đạt từ 4,0 trở lên 114 TÀI LIỆU THAM KHẢO [1] Mạch điện tử (tập – 2), Nguyễn Tấn Phước, NXB TP HCM, 2005 [2] Kỹ thuật xung nâng cao, Nguyễn Tấn Phước, NXB TP HCM, 2002 [3] Kỹ thuật số, Nguyễn Thuý Vân, NXB KHKT, 2004 [4] Kỹ thuật điện tử số, Đặng Văn Chuyết, NXB Giáo dục [5] Cơ sở kỹ thuật điện tử số, Vũ Đức Thọ, NXB Giáo dục 115